前言
作為互聯(lián)網(wǎng)、社會(huì)媒體和網(wǎng)絡(luò)互聯(lián)或者稱為物聯(lián)網(wǎng)（IoT）的基礎(chǔ)，硅集成電路（IC）極大地影響了現(xiàn)代社會(huì)。新興的互聯(lián)網(wǎng)技術(shù)提供了人與人、人與機(jī)器和機(jī)器與機(jī)器的通信，使設(shè)備和服務(wù)能夠?qū)崿F(xiàn)通知、安全、節(jié)能、自動(dòng)化、電信、醫(yī)療保健、計(jì)算機(jī)、娛樂等功能。物聯(lián)網(wǎng)集成到一個(gè)單一的生態(tài)系統(tǒng)中，以創(chuàng)建具有共享用戶界面的智能環(huán)境。由于金屬-氧化物-半導(dǎo)體（MOS）場(chǎng)效應(yīng)晶體管（FET）或MOSFET器件的不斷小型化，提供了低成本、高密度、高速和低功耗集成電路，使得智能環(huán)境和集成生態(tài)系統(tǒng)的不斷進(jìn)步成為可能。創(chuàng)建智能網(wǎng)絡(luò)或智能事物以實(shí)現(xiàn)智能環(huán)境和集成生態(tài)系統(tǒng)需要智能電子產(chǎn)品，然而，由于短溝道效應(yīng)（SCE）等基本物理的限制， 設(shè)計(jì)和制造這些智能電子產(chǎn)品的MOSFET的性能已接近極限。在10nm世代，縮小MOSFET器件溝道長(zhǎng)度會(huì)降低器件性能，包括亞閾值擺幅的退化和器件開啟電壓的降低。通過降低導(dǎo)致過大泄漏電流的柵極電壓并不易將尺寸縮小的MOSFET關(guān)斷。而且，由于短溝道效應(yīng)的存在，器件特性對(duì)工藝波動(dòng)變得越來越敏感，這對(duì)平面MOSFET持續(xù)向納米節(jié)點(diǎn)縮小提出了嚴(yán)峻的挑戰(zhàn)。此外，當(dāng)柵長(zhǎng)小于22nm時(shí)，無(wú)論柵氧化層厚度如何，亞表面泄漏路徑都會(huì)受到柵極的弱控制，通過耦合到漏極的增強(qiáng)電場(chǎng)的作用，漏極偏置可以很容易地降低其勢(shì)壘。因此，為了應(yīng)對(duì)MOSFET持續(xù)縮小的挑戰(zhàn)，鰭式場(chǎng)效應(yīng)晶體管（FinFET）應(yīng)運(yùn)而生，它是繼續(xù)縮小和制造集成電路的真正替代方案，從而能創(chuàng)造智能事物，實(shí)現(xiàn)智能環(huán)境和集成生態(tài)系統(tǒng)。《納米集成電路FinFET器件物理與模型》介紹了FinFET器件的基本結(jié)構(gòu)和工作原理，它們是理解超大規(guī)模集成（VLSI）電路和系統(tǒng)的設(shè)計(jì)與制造所必需的。
市面上已有關(guān)于器件工藝和FinFET建模的大量研究論文和一些書籍。大多數(shù)研究論文都是為該領(lǐng)域的專家撰寫的。另一方面，關(guān)于FinFET的現(xiàn)有書籍，要么是專注于用于集成電路設(shè)計(jì)的器件建模，要么是研究和開發(fā)方面的研究論文集，而沒有提供FinFET器件工作的基本原理，也沒有足夠的背景知識(shí)來幫助初學(xué)者以及正在轉(zhuǎn)向FinFET器件技術(shù)的一線工程師和專家理解新采用的主流器件技術(shù)。在工業(yè)界，我在半導(dǎo)體工藝、器件結(jié)構(gòu)與器件建模領(lǐng)域工作了30余年，在學(xué)術(shù)界，我講授器件和工藝物理及器件建模課程20多年，在這之后，我覺得需要一本全面講解FinFET器件電子學(xué)的圖書，以便于理解納米級(jí)FinFET集成電路的設(shè)計(jì)與制造�！都{米集成電路FinFET器件物理與模型》為讀者提供了FinFET的基本結(jié)構(gòu)和理論，以持續(xù)將器件縮小至VLSI電路制造技術(shù)的終縮小極限�！都{米集成電路FinFET器件物理與模型》從基本半導(dǎo)體電子學(xué)開始，介紹了FinFET工作原理和建模。因此，《納米集成電路FinFET器件物理與模型》對(duì)初學(xué)者和微電子器件與設(shè)計(jì)工程領(lǐng)域的專家了解FinFET器件的理論和工作很有用。
《納米集成電路FinFET器件物理與模型》面向在電子器件領(lǐng)域工作的研究人員和從業(yè)者以及電氣和電子工程專業(yè)的高年級(jí)本科生和研究生。然而，即使對(duì)不怎么熟悉半導(dǎo)體物理的本科生，《納米集成電路FinFET器件物理與模型》的寫作方式也能讓他們理解FinFET的基本概念。
第1章介紹了在納米節(jié)點(diǎn)VLSI電路和系統(tǒng)中作為主流MOSFET和平面CMOS工藝的替代者的FinFET器件。本章概述了主流MOSFET在22nm節(jié)點(diǎn)以下由于短溝道效應(yīng)所帶來的縮小限制，討論了用于22nm以下節(jié)點(diǎn)的VLSI電路和系統(tǒng)的尺寸縮小的非傳統(tǒng)平面MOSFET和非平面FinFET器件；并介紹了多柵超薄體FinFET器件在克服亞22nm世代VLSI電路制造中的短溝道效應(yīng)方面的優(yōu)勢(shì)。此外，還介紹了用于非平面CMOS工藝的FinFET的產(chǎn)生和發(fā)展的詳盡歷史。
第2章簡(jiǎn)要介紹了基本的半導(dǎo)體電子學(xué)和pn結(jié)工作原理，作為理解FinFET器件的背景材料。
第3章介紹了多柵MOS電容器系統(tǒng)的基本結(jié)構(gòu)和工作原理，作為FinFET器件理論發(fā)展的基礎(chǔ)；推導(dǎo)了多柵MOS電容器系統(tǒng)的解析表達(dá)式，由此討論了多柵MOS電容器系統(tǒng)在積累、耗盡和反型模式下的工作；建立了統(tǒng)一的表面勢(shì)函數(shù)，用以分析適用于FinFET器件的多柵MOS電容器的特性。文中還導(dǎo)出了一個(gè)統(tǒng)一的反型電荷表達(dá)式，用以解釋多柵MOS電容器中的襯底摻雜效應(yīng)，可用于FinFET電流的計(jì)算。
第4章概述了非平面CMOS工藝中的FinFET器件結(jié)構(gòu)、工藝技術(shù)和典型的FinFET制造工藝；綜述了在體硅襯底和SOI襯底上制備FinFET的工藝流程，重點(diǎn)介紹了各種工藝的復(fù)雜性和優(yōu)點(diǎn)。
第5章介紹了FinFET的基本理論、表面勢(shì)的計(jì)算方法以及長(zhǎng)溝道器件的靜電行為；采用一組簡(jiǎn)化的假設(shè)推導(dǎo)了適用于所有器件工作區(qū)域的長(zhǎng)溝道器件的連續(xù)漏極電流表達(dá)式；另外，從連續(xù)漏極電流表達(dá)式得到了線性、飽和和亞閾值等各個(gè)工作區(qū)的漏極電流表達(dá)式，可用于器件性能的直觀分析。
第6章介紹了FinFET中的小尺寸效應(yīng)，以精確表征實(shí)際的器件效應(yīng)；給出了短溝道效應(yīng)的數(shù)學(xué)表達(dá)式，包括Vth滾降、DIBL、量子力學(xué)效應(yīng)、低場(chǎng)遷移率、速度飽和、溝道長(zhǎng)度調(diào)制和輸出電阻等。
第7章討論了在VLSI電路和系統(tǒng)中，F(xiàn)inFET器件泄漏電流不同分量的物理機(jī)制和數(shù)學(xué)表達(dá)式。這些泄漏電流分量包括由于漏極與源極接近而產(chǎn)生的亞閾值泄漏電流、由于帶-帶