前言
第1章 數(shù)字電路基礎(chǔ)
1.1 數(shù)字信號(hào)與數(shù)字電路
1.1.1 數(shù)字技術(shù)的發(fā)展及其應(yīng)用
1.1.2 數(shù)字信號(hào)和模擬信號(hào)
1.1.3 數(shù)字電路的特點(diǎn)和分類
練習(xí)與思考
1.2 數(shù)制和碼制
1.2.1 數(shù)制
1.2.2 不同數(shù)制間的轉(zhuǎn)換
1.2.3 二進(jìn)制代碼
練習(xí)與思考
1.3 二進(jìn)制的運(yùn)算方法
1.3.1 原碼、反碼和補(bǔ)碼
1.3.1 二進(jìn)制的算術(shù)運(yùn)算
練習(xí)與思考
本章小結(jié)
習(xí)題

第2章 邏輯代數(shù)基礎(chǔ)
2.1 概述
2.2 邏輯代數(shù)的基本運(yùn)算
2.2.1 與運(yùn)算
2.2.2 或運(yùn)算
2.2.3 非運(yùn)算
2.2.4 異或運(yùn)算
2.2.5 同或運(yùn)算
2.2.6 復(fù)合邏輯運(yùn)算
練習(xí)與思考
2.3 邏輯代數(shù)的基本定律和常用公式
練習(xí)與思考
2.4 邏輯代數(shù)的三個(gè)基本規(guī)則
2.4.1 代入規(guī)則
2.4.2 反演規(guī)則
2.4.3 對(duì)偶規(guī)則
練習(xí)與思考
2.5 邏輯函數(shù)及其表示方法
2.5.1 最小項(xiàng)的定義及其性質(zhì)
2.5.2 邏輯函數(shù)的最小項(xiàng)表達(dá)式
2.5.3 邏輯函數(shù)的表示方法及其相互
轉(zhuǎn)換
練習(xí)與思考
2.6 邏輯函數(shù)的化簡(jiǎn)
2.6.1 邏輯函數(shù)的代數(shù)化簡(jiǎn)法
2.6.2 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
2.6.3 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的卡諾
圖化簡(jiǎn)法
練習(xí)與思考
2.7 硬件描述語(yǔ)言VHDL基礎(chǔ)
2.7.1 VHDL的主要構(gòu)件
2.7.2 VHDL的數(shù)據(jù)對(duì)象和數(shù)據(jù)類型
2.7.3 VHDL的操作符
2.7.4 VHDL的基本語(yǔ)句
2.8 MAX＋plusⅡ介紹及應(yīng)用
2.8.1 MAX＋plusⅡ的使用方法
2.8.2 MＡＸ+plusⅡ的設(shè)計(jì)過(guò)程
2.8.3 MＡＸ+plusⅡ軟件的基本操作
與應(yīng)用
本章小結(jié)
習(xí)題

第3章 集成邏輯門電路
3.1 概述
3.2 基本邏輯門
3.2.1 二極管的開(kāi)關(guān)特性
3.2.2 晶體管的開(kāi)關(guān)特性
3.2.3 MOS管的開(kāi)關(guān)特性
3.2.4 分立元件門電路
練習(xí)與思考
3.3 TTL集成邏輯門電路
3.3.1 TTL與非門電路
3.3.2 其他功能TTL門電路
3.3.3 集電極開(kāi)路門和三態(tài)門電路
3.3.4 TTL集成電路和其他雙極型集成電路
3.3.5 TTL集成邏輯門電路使用注意事項(xiàng)
練習(xí)與思考
3.4 CMOS集成邏輯門電路
3.4.1 CMOS反相器
3.4.2 CMOS邏輯門電路
3.4.3 CMOS漏極開(kāi)路門和三態(tài)輸出
CMOS門電路
3.4.4 CMOS傳輸門
3.4.5 CMOS電路產(chǎn)品系列
3.4.6 CMOS集成邏輯門電路使用注意事項(xiàng)
練習(xí)與思考
3.5 TTL電路與CMOS電路的接口
3.6 正負(fù)邏輯規(guī)定及基本邏輯門電路的等效符號(hào)
3.6.1 正負(fù)邏輯規(guī)定
3.6.2 基本邏輯門電路的等效符號(hào)
練習(xí)與思考
3.7 用VHDL描述邏輯門電路
3.7.1 門電路的VHDL描述
3.7.2 三態(tài)輸出門電路的VHDL描述
本章小結(jié)
習(xí)題

第4章 組合邏輯電路
4.1 概述
4.2 組合邏輯電路的分析和設(shè)計(jì)
4.2.1 組合邏輯電路的分析
4.2.2 組合邏輯電路的設(shè)計(jì)
練習(xí)與思考
4.3 加法器
4.3.1 半加器和全加器
4.3.2 加法器
練習(xí)與思考
4.4 編碼器
4.4.1 二進(jìn)制編碼器
4.4.2 二?十進(jìn)制編碼器
4.4.3 優(yōu)先編碼器
練習(xí)與思考
4.5 譯碼器和數(shù)據(jù)分配器
4.5.1 二進(jìn)制譯碼器
4.5.2 二?十進(jìn)制譯碼器
4.5.3 顯示譯碼器
4.5.4 數(shù)據(jù)分配器
練習(xí)與思考
4.6 數(shù)據(jù)選擇器
4.6.1 4選1數(shù)據(jù)選擇器
4.6.2 8選1數(shù)據(jù)選擇器
練習(xí)與思考
4.7 數(shù)值比較器
4.7.1 1位數(shù)值比較器
4.7.2 多位數(shù)值比較器
練習(xí)與思考
4.8 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
4.8.1 什么是競(jìng)爭(zhēng)冒險(xiǎn)
4.8.2 競(jìng)爭(zhēng)與冒險(xiǎn)的識(shí)別
4.8.3 消除競(jìng)爭(zhēng)冒險(xiǎn)的方法
練習(xí)與思考
4.9 組合電路應(yīng)用舉例
4.9.1 足球評(píng)委會(huì)判罰電路
4.9.2 智力競(jìng)賽搶答電路
4.9.3 水位檢測(cè)電路
4.10 用VHDL描述組合邏輯電路
本章小結(jié)
習(xí)題

第5章 觸發(fā)器
5.1 概述
5.2 基本RS觸發(fā)器
5.2.1 由與非門構(gòu)成的基本RS觸發(fā)器
5.2.2 由或非門構(gòu)成的基本RS觸發(fā)器
5.2.3 基本RS觸發(fā)器的主要特點(diǎn)
5.2.4 集成基本RS觸發(fā)器
練習(xí)與思考
5.3 同步觸發(fā)器
5.3.1 同步RS觸發(fā)器
5.3.2 同步D觸發(fā)器
練習(xí)與思考
5.4 邊沿觸發(fā)器
5.4.1 邊沿JK觸發(fā)器
5.4.2 邊沿D觸發(fā)器
練習(xí)與思考
5.5 觸發(fā)器的邏輯功能
5.5.1 D觸發(fā)器
5.5.2 JK觸發(fā)器
5.5.3 T觸發(fā)器
5.5.4 T′觸發(fā)器
5.5.5 RS觸發(fā)器
練習(xí)與思考
5.6 觸發(fā)器邏輯功能的轉(zhuǎn)換
練習(xí)與思考
5.7 觸發(fā)器的應(yīng)用舉例
5.8 四種基本觸發(fā)器的VHDL描述
練習(xí)與思考
本章小結(jié)
習(xí)題

第6章 時(shí)序邏輯電路
6.1 概述
6.2 時(shí)序邏輯電路的分析
6.2.1 同步時(shí)序邏輯電路的分析
6.2.2 異步時(shí)序邏輯電路的分析
練習(xí)與思考
6.3 同步時(shí)序邏輯電路的設(shè)計(jì)
6.3.1 同步時(shí)序邏輯電路的設(shè)計(jì)步驟
6.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)舉例
練習(xí)與思考
6.4 寄存器
6.4.1 數(shù)碼寄存器
6.4.2 移位寄存器
練習(xí)與思考
6.5 計(jì)數(shù)器
6.5.1 二進(jìn)制計(jì)數(shù)器
6.5.2 十進(jìn)制計(jì)數(shù)器
6.5.3 N進(jìn)制計(jì)數(shù)器
6.5.4 環(huán)形計(jì)數(shù)器和扭環(huán)型計(jì)數(shù)器
練習(xí)與思考
6.6 時(shí)序邏輯電路應(yīng)用舉例
6.6.1 8路彩燈控制器
6.6.2 順序脈沖發(fā)生器
6.6.3 數(shù)字鐘
6.7 用VHDL描述時(shí)序邏輯電路
6.7.1 移位寄存器的VHDL描述
6.7.2 計(jì)數(shù)器的VHDL描述
本章小結(jié)
習(xí)題

第7章 脈沖波形發(fā)生器與整形電路
7.1 概述
7.2 555定時(shí)器及其應(yīng)用
7.2.1 555定時(shí)器的結(jié)構(gòu)及工作原理
7.2.2 用555定時(shí)器組成單穩(wěn)態(tài)觸發(fā)器電路
7.2.3 用555定時(shí)器組成施密特觸發(fā)器
7.2.4 用555定時(shí)器組成多諧振蕩器
練習(xí)與思考
7.3 集成和其他單穩(wěn)態(tài)觸發(fā)器
7.3.1 微分型單穩(wěn)態(tài)觸發(fā)器
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器
練習(xí)與思考
7.4 集成施密特觸發(fā)器
練習(xí)與思考
7.5 其他多諧振蕩器電路
7.5.1 用CMOS反相器組成的多諧振蕩器
7.5.2 石英晶體多諧振蕩器
練習(xí)與思考
7.6 脈沖產(chǎn)生與整形電路的應(yīng)用
本章小結(jié)
習(xí)題

第8章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
8.1 概述
8.2 只讀存儲(chǔ)器
8.2.1 固定ROM
8.2.2 可編程ROM
8.2.3 可擦除可編程ROM
練習(xí)與思考
8.3 隨機(jī)存取存儲(chǔ)器
8.3.1 靜態(tài)隨機(jī)存儲(chǔ)器
8.3.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器
8.3.3 存儲(chǔ)容量的擴(kuò)展方法
練習(xí)與思考
8.4 可編程邏輯器件
8.4.1 PLD基本電路的結(jié)構(gòu)、功能與習(xí)慣表示法
8.4.2 可編程邏輯陣列
8.4.3 可編程陣列邏輯
8.4.4 通用陣列邏輯
8.4.5 在系統(tǒng)可編程邏輯器件
8.4.6 復(fù)雜可編程邏輯器件
8.4.7 現(xiàn)場(chǎng)可編程門陣列
8.4.8 在系統(tǒng)可編程通用數(shù)字開(kāi)關(guān)
練習(xí)與思考
8.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)
本章小結(jié)
習(xí)題

第9章 D/A和A/D轉(zhuǎn)換器
9.1 概述
9.2 D/A轉(zhuǎn)換器
9.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
9.2.2 倒Ｔ形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
9.2.3 權(quán)電流型D/A轉(zhuǎn)換器
9.2.4 D/A轉(zhuǎn)換器的主要性能指標(biāo)
9.2.5 集成D/A轉(zhuǎn)換器及其應(yīng)用
練習(xí)與思考
9.3 A/D轉(zhuǎn)換器
9.3.1 A/D轉(zhuǎn)換的基本原理
9.3.2 并行比較型A/D轉(zhuǎn)換器
9.3.3 逐次比較型A/D轉(zhuǎn)換器
9.3.4 雙積分型A/D轉(zhuǎn)換器
9.3.5 A/D轉(zhuǎn)換器的主要性能指標(biāo)
9.3.6 集成A/D轉(zhuǎn)換器及其應(yīng)用
練習(xí)與思考
本章小結(jié)
習(xí)題

第10章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
10.1 概述
10.1.1 自下而上設(shè)計(jì)方法
10.1.2 自上而下設(shè)計(jì)方法
10.2 設(shè)計(jì)舉例
10.3 數(shù)字系統(tǒng)設(shè)計(jì)參考題目
10.3.1 800m賽跑第一名計(jì)時(shí)電路
10.3.2 雙向流動(dòng)彩燈控制器的設(shè)計(jì)
10.3.3 數(shù)顯脈搏測(cè)試電路的設(shè)計(jì)
10.3.4 邏輯電路控制的公共汽車語(yǔ)音報(bào)站器
10.3.5 家用風(fēng)扇控制器
10.3.6 視頻信號(hào)切換器
10.3.7 十六路數(shù)顯報(bào)警器
10.3.8 數(shù)字式函數(shù)發(fā)生器

附錄
附錄A TTL、CMOS和ECL集成電路主要性能參數(shù)
附錄B 常用邏輯符號(hào)對(duì)照表
附錄C 國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法
參考文獻(xiàn)