緒論 1
第1章 數(shù)制與碼制 3
1.1 進(jìn)位計(jì)數(shù)制 3
1.1.1 十進(jìn)制數(shù)的表示 3
1.1.2 二進(jìn)制數(shù)的表示 4
1.1.3 八進(jìn)制數(shù)和十六制數(shù)的表示 4
1.1.4 二進(jìn)制數(shù)的算術(shù)運(yùn)算 5
1.2 數(shù)制轉(zhuǎn)換 6
1.2.1 二進(jìn)制數(shù)和十進(jìn)制數(shù)之間的轉(zhuǎn)換 6
1.2.2 八進(jìn)制數(shù)、十六進(jìn)制數(shù)與
二進(jìn)制數(shù)的轉(zhuǎn)換 8
1.3 帶符號(hào)數(shù)的代碼表示 8
1.3.1 真值與機(jī)器數(shù) 8
1.3.2 原碼 8
1.3.3 反碼 9
1.3.4 補(bǔ)碼 10
1.3.5 機(jī)器數(shù)的運(yùn)算 10
1.4 數(shù)碼和字符的代碼表示 13
1.4.1 十進(jìn)制數(shù)的二進(jìn)制編碼 13
1.4.2 可靠性編碼 14
1.4.3 字符代碼 16
習(xí)題 16
第2章 邏輯函數(shù)及其化簡(jiǎn) 18
2.1 邏輯代數(shù) 18
2.1.1 邏輯變量與邏輯函數(shù) 18
2.1.2 基本邏輯運(yùn)算 18
2.1.3 復(fù)合邏輯運(yùn)算 21
2.1.4 邏輯函數(shù)與真值表 23
2.1.5 邏輯函數(shù)的相等 25
2.2 邏輯代數(shù)的定律及規(guī)則 25
2.2.1 邏輯代數(shù)的基本定律 25
2.2.2 邏輯代數(shù)的三個(gè)規(guī)則 27
2.2.3 邏輯代數(shù)的常用公式 28
2.3 邏輯函數(shù)的化簡(jiǎn) 28
2.3.1 邏輯函數(shù)的標(biāo)準(zhǔn)形式 28
2.3.2 邏輯函數(shù)的代數(shù)化簡(jiǎn)法 34
2.3.3 卡諾圖化簡(jiǎn)法 36
習(xí)題 43
第3章 邏輯門電路 45
3.1 概述 45
3.2 門電路邏輯符號(hào)及其外部特性 45
3.2.1 簡(jiǎn)單邏輯門電路 45
3.2.2 復(fù)合邏輯門電路 47
3.2.3 正負(fù)邏輯問題 49
3.3 典型邏輯門電路及其主要技術(shù)參數(shù) 51
3.3.1 二極管門電路 53
3.3.2 三極管邏輯非門 55
3.3.3 TTL集成邏輯門 57
3.3.4 三態(tài)輸出門（TS門） 66
3.3.5 MOS邏輯門 68
習(xí)題 76
第4章 組合邏輯電路 83
4.1 概述 83
4.1.1 什么是組合邏輯電路 83
4.1.2 組合邏輯電路邏輯功能的描述 83
4.2 組合邏輯電路的分析方法 83
4.2.1 組合邏輯電路的一般分析方法 84
4.2.2 組合邏輯電路分析舉例 84
4.3 常用組合邏輯電路 85
4.3.1 加法器 85
4.3.2 編碼器 87
4.3.3 譯碼器 91
4.3.4 數(shù)據(jù)選擇器 99
4.3.5 數(shù)值比較器 101
4.4 組合邏輯電路的設(shè)計(jì) 105
4.4.1 采用小規(guī)模集成器件設(shè)計(jì)組合邏輯電路 105
4.4.2 采用中規(guī)模集成器件實(shí)現(xiàn)組合邏輯電路 114
4.5 組合邏輯電路的競(jìng)爭(zhēng)—冒險(xiǎn) 119
4.5.1 競(jìng)爭(zhēng)—冒險(xiǎn)的成因 119
4.5.2 判斷是否存在冒險(xiǎn)的方法 120
4.5.3 消除冒險(xiǎn)的措施 121
習(xí)題 122
第5章 觸發(fā)器 126
5.1 概述 126
5.2 RS觸發(fā)器 126
5.2.1 基本RS觸發(fā)器 126
5.2.2 鐘控RS觸發(fā)器 129
5.2.3 主從RS觸發(fā)器 130
5.2.4 集成RS觸發(fā)器 132
5.2.5 基本RS觸發(fā)器的簡(jiǎn)單應(yīng)用 132
5.3 JK觸發(fā)器 134
5.3.1 鐘控JK觸發(fā)器的電路結(jié)構(gòu)與工作原理 134
5.3.2 主從JK觸發(fā)器 136
5.3.3 主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象 137
5.3.4 邊沿JK觸發(fā)器 138
5.4 D觸發(fā)器 140
5.4.1 D觸發(fā)器的電路結(jié)構(gòu)與工作原理 140
5.4.2 邊沿D觸發(fā)器 141
5.5 T觸發(fā)器 143
5.6 各類觸發(fā)器的轉(zhuǎn)換 144
5.6.1 JK觸發(fā)器轉(zhuǎn)換為其他觸發(fā)器 144
5.6.2 D觸發(fā)器轉(zhuǎn)換為其他觸發(fā)器 145
習(xí)題 146
第6章 時(shí)序邏輯電路 150
6.1 概述 150
6.2 同步時(shí)序邏輯電路分析 151
6.2.1 同步時(shí)序邏輯電路的分析方法 151
6.2.2 同步時(shí)序邏輯電路的分析舉例 151
6.3 常用同步時(shí)序邏輯電路 156
6.3.1 寄存器 156
6.3.2 計(jì)數(shù)器 160
6.4 同步時(shí)序邏輯電路的設(shè)計(jì) 169
6.4.1 設(shè)計(jì)方法 169
6.4.2 設(shè)計(jì)舉例 172
6.5 中規(guī)模同步時(shí)序邏輯電路的分析和設(shè)計(jì) 180
6.5.1 中規(guī)模同步時(shí)序邏輯電路的分析 180
6.5.2 中規(guī)模同步時(shí)序邏輯電路的設(shè)計(jì) 186
6.6 異步時(shí)序邏輯電路 188
6.6.1 脈沖異步時(shí)序邏輯電路 188
6.6.2 電平異步時(shí)序邏輯電路分析 193
習(xí)題 195
第7章 脈沖波形的產(chǎn)生與整形 199
7.1 概述 199
7.1.1 脈沖信號(hào)的特點(diǎn) 199
7.1.2 脈沖產(chǎn)生與整形電路的基本分析方法 199
7.2 單穩(wěn)態(tài)觸發(fā)器 200
7.2.1 用門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 200
7.2.2 集成單穩(wěn)態(tài)觸發(fā)器 202
7.2.3 應(yīng)用舉例 204
7.3 多諧振蕩器 205
7.3.1 用門電路構(gòu)成的多諧振蕩器 205
7.3.2 石英晶體多諧振蕩器 206
7.3.3 應(yīng)用舉例 207
7.4 施密特觸發(fā)器 207
7.4.1 用門電路構(gòu)成的施密特觸發(fā)器 208
7.4.2 集成施密特觸發(fā)器 209
7.4.3 應(yīng)用舉例 210
7.5 555定時(shí)器及其應(yīng)用 211
7.5.1 555定時(shí)器的內(nèi)部電路結(jié)構(gòu)與工作原理 211
7.5.2 555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器 213
7.5.3 555定時(shí)器構(gòu)成施密特觸發(fā)器 214
7.5.4 555定時(shí)器構(gòu)成多諧振蕩器 216
習(xí)題 219
第8章 半導(dǎo)體存儲(chǔ)器 221
8.1 概述 221
8.1.1 半導(dǎo)體存儲(chǔ)器的特點(diǎn)與技術(shù)指標(biāo) 221
8.1.2 半導(dǎo)體存儲(chǔ)器的分類 222
8.2 只讀存儲(chǔ)器（ROM） 223
8.2.1 ROM芯片基本結(jié)構(gòu)和工作原理 223
8.2.2 各類ROM的存儲(chǔ)單元結(jié)構(gòu)及編程原理 224
8.3 隨機(jī)存取存儲(chǔ)器（RAM） 228
8.3.1 RAM的基本結(jié)構(gòu)和工作原理 228
8.3.2 RAM的存儲(chǔ)單元 229
8.3.3 RAM存儲(chǔ)容量的擴(kuò)展 230
習(xí)題 232
第9章 基于可編程邏輯器件的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì) 233
9.1 概述 233
9.1.1 傳統(tǒng)數(shù)字電路設(shè)計(jì)方法存在的問題 233
9.1.2 基于PLD的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)流程 234
9.1.3 傳統(tǒng)與現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法比較 234
9.2 可編程邏輯器件 235
9.2.1 PLD電路簡(jiǎn)介 235
9.2.2 通用陣列邏輯（GAL） 237
9.2.3 復(fù)雜可編程邏輯器件CPLD 240
9.2.4 現(xiàn)場(chǎng)可編程門陣列（FPGA） 241
9.2.5 PLD的編程與配置 243
9.3 Quartus Prime使用方法 245
9.3.1 Quartus Prime簡(jiǎn)介 245
9.3.2 原理圖輸入設(shè)計(jì) 246
9.3.3 HDL輸入設(shè)計(jì) 260
9.3.4 原理圖與HDL混合輸入設(shè)計(jì) 261
9.4 數(shù)字電路的VHDL設(shè)計(jì) 262
9.4.1 VHDL概述 262
9.4.2 組合邏輯電路的VHDL設(shè)計(jì) 267
9.4.3 時(shí)序邏輯電路的VHDL設(shè)計(jì) 273
9.4.4 存儲(chǔ)器的VHDL設(shè)計(jì) 280
習(xí)題 283
第10章 D/A和A/D轉(zhuǎn)換器及應(yīng)用 284
10.1 概述 284
10.2 D/A轉(zhuǎn)換器 284
10.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 284
10.2.2 倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 286
10.2.3 D/A轉(zhuǎn)換器的主要性能參數(shù) 287
10.2.4 常用D/A轉(zhuǎn)換器件及應(yīng)用 289
10.3 A/D轉(zhuǎn)換器 293
10.3.1 A/D轉(zhuǎn)換原理 293
10.3.2 并聯(lián)比較型A/D轉(zhuǎn)換器 295
10.3.3 反饋比較型A/D轉(zhuǎn)換器 296
10.3.4 雙積分型A/D轉(zhuǎn)換器 297
10.3.5 A/D轉(zhuǎn)換器的主要性能參數(shù) 299
10.3.6 常用A/D轉(zhuǎn)換器件及應(yīng)用 299
習(xí)題 301
第11章 數(shù)字系統(tǒng)綜合設(shè)計(jì) 303
11.1 8位十進(jìn)制頻率計(jì)設(shè)計(jì) 303
11.1.1 測(cè)頻原理 303
11.1.2 時(shí)序控制電路設(shè)計(jì) 304
11.1.3 8位十進(jìn)制加法計(jì)數(shù)器設(shè)計(jì) 305
11.1.4 8位數(shù)碼管顯示驅(qū)動(dòng)電路設(shè)計(jì) 306
11.1.5 整體電路設(shè)計(jì)與測(cè)試 308
11.2 簡(jiǎn)易正弦信號(hào)發(fā)生器設(shè)計(jì) 309
11.2.1 設(shè)計(jì)原理 309
11.2.2 定制ROM及其初始化 310
11.2.3 地址發(fā)生器設(shè)計(jì) 314
11.2.4 整體電路設(shè)計(jì)與測(cè)試 315
11.3 電壓表的設(shè)計(jì)——A/D轉(zhuǎn)換器的應(yīng)用 315
11.3.1 數(shù)字電壓表的基本組成 315
11.3.2 數(shù)字電壓表的主要技術(shù)指標(biāo) 316
11.3.3 設(shè)計(jì)方案比較 316
11.3.4 液晶顯示數(shù)字電壓表的電路設(shè)計(jì) 318
11.4 射頻監(jiān)視切換器設(shè)計(jì) 320
11.4.1 射頻監(jiān)視切換器的設(shè)計(jì)要求 320
11.4.2 設(shè)計(jì)方案比較 320
11.4.3 單元電路設(shè)計(jì) 321
11.4.4 總體電路設(shè)計(jì) 324
習(xí)題 325
參考文獻(xiàn) 327