1 數(shù)制和碼制

1.1 幾種常用的數(shù)制

1.1.1 r進(jìn)制

1.1.2 二進(jìn)制

1.1.3 八進(jìn)制

1.1.4 十六進(jìn)制

1.2 數(shù)制之間的轉(zhuǎn)換

1.2.1 十進(jìn)制轉(zhuǎn)換為二進(jìn)制

1.2.2 2K進(jìn)制之間的轉(zhuǎn)換

1.2.3 基本二進(jìn)制算術(shù)運(yùn)算

1.3 有符號(hào)的二進(jìn)制數(shù)

1.3.1 符號(hào)位-數(shù)值

1.3.2 有符號(hào)的補(bǔ)碼

1.3.3 有符號(hào)補(bǔ)碼的加減法

1.4 溢出

1.5 幾種常見的二進(jìn)制編碼

1.5.1 BCD碼

1.5.2 ASCII碼

1.5.3 格雷碼

習(xí)題

2 邏輯代數(shù)

2.1 基本邏輯運(yùn)算和邏輯門

2.1.1與運(yùn)算

2.1.2或運(yùn)算

2.1.3非運(yùn)算

2.1.4與非和或非運(yùn)算

2.1.5異或和同或運(yùn)算

2.2 邏輯代數(shù)基本定理

2.3 邏輯代數(shù)基本規(guī)則

2.3.1 代入規(guī)則

2.3.2 反演規(guī)則

2.3.3 對(duì)偶規(guī)則

2.4 常用邏輯代數(shù)公式

2.5 邏輯函數(shù)的表示方法和邏輯化簡

2.6 邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)形式

2.6.1 小項(xiàng)和小項(xiàng)的和

2.6.2 項(xiàng)和項(xiàng)的積

2.6.3 小項(xiàng)表達(dá)式和項(xiàng)表達(dá)式之間的關(guān)系

2.7 邏輯函數(shù)不同表示方式間的轉(zhuǎn)換

2.7.1 真值表與邏輯函數(shù)式間的轉(zhuǎn)換

2.7.2 邏輯函數(shù)式和邏輯電路圖之間的轉(zhuǎn)換

2.7.3 真值表到波形圖

2.8 卡諾圖化簡

2.8.1 卡諾圖

2.8.2 由邏輯函數(shù)畫出卡諾圖

2.8.3 用卡諾圖化簡邏輯函數(shù)

2.8.4 有無關(guān)項(xiàng)邏輯函數(shù)的化簡

習(xí)題

3 CMOS門電路

3.1 邏輯值的表示

3.2 MOS管結(jié)構(gòu)和工作原理

3.3 NMOS門電路

3.4 CMOS門電路

3.4.1 CMOS反相器

3.4.2 CMOS門電路

3.5 傳輸門和三態(tài)緩沖器

3.6 CMOS門電路的傳播延時(shí)和功耗

3.6.1 傳播延時(shí)

3.6.2 功耗

習(xí)題

4 組合邏輯電路

4.1 概述

4.2 組合邏輯電路的分析和設(shè)計(jì)方法

4.2.1 組合邏輯電路分析方法

4.2.2 組合邏輯電路設(shè)計(jì)方法

4.2.3 常用的基本邏輯功能

4.3 多路選擇器

4.3.1 多路選擇器設(shè)計(jì)

4.3.2 多路選擇器的級(jí)聯(lián)

4.3.3 用多路選擇器實(shí)現(xiàn)邏輯函數(shù)

4.4 編碼器

4.4.1 普通二進(jìn)制編碼器

4.4.2 優(yōu)先編碼器

4.5 譯碼器

4.5.1 二進(jìn)制譯碼器

4.5.2 用小譯碼器實(shí)現(xiàn)大譯碼器

4.5.3 用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)

4.5.4 七段數(shù)碼管顯示譯碼器

4.6 比較器

4.7 加法器

4.7.1 自頂向下的設(shè)計(jì)

4.7.2 半加器和全加器

4.7.3 進(jìn)位傳播加法器

4.7.4 提前進(jìn)位加法器

4.7.5 加減法器

4.8 競爭和冒險(xiǎn)

習(xí)題

5 鎖存器、觸發(fā)器和寄存器

5.1 SR和鎖存器

5.1.1 SR鎖存器

5.1.2鎖存器

5.2 門控SR鎖存器

5.3 D鎖存器

5.4 主從邊沿觸發(fā)器

5.4.1 主從邊沿D觸發(fā)器

5.4.2 帶異步復(fù)位和置位的D觸發(fā)器

5.5 寄存器

5.6 移位寄存器

5.6.1 基本移位寄存器

5.6.2 具有并行訪問功能的移位寄存器

5.6.3 雙向移位寄存器

習(xí)題

6 同步時(shí)序電路

6.1 概述

6.2 同步時(shí)序電路分析

6.2.1 輸入方程（次態(tài)方程）和輸出方程

6.2.2 狀態(tài)轉(zhuǎn)換表

6.2.3 狀態(tài)轉(zhuǎn)換圖

6.3 同步時(shí)序電路設(shè)計(jì)

6.3.1 同步時(shí)序電路設(shè)計(jì)方法

6.3.2 設(shè)計(jì)舉例：Moore機(jī)

6.3.3 設(shè)計(jì)舉例：Mealy機(jī)

6.3.4 狀態(tài)的編碼

6.4 計(jì)數(shù)器

6.4.1 同步模遞增計(jì)數(shù)器

6.4.2 同步模雙向計(jì)數(shù)器

6.4.3 同步BCD計(jì)數(shù)器

6.5 移存型計(jì)數(shù)器

6.5.1 環(huán)形計(jì)數(shù)器

6.5.2 扭環(huán)計(jì)數(shù)器

6.6 計(jì)數(shù)器的應(yīng)用

6.6.1 分頻器

6.6.2 序列信號(hào)發(fā)生器

6.7 有限狀態(tài)機(jī)FSM

6.7.1 狀態(tài)機(jī)圖

6.7.2 設(shè)計(jì)舉例：序列檢測(cè)

6.7.3 設(shè)計(jì)舉例：邊沿檢測(cè)

6.8 同步時(shí)序電路的時(shí)序分析

6.8.1 觸發(fā)器基本時(shí)序參數(shù)

6.8.2 時(shí)序分析

習(xí)題

7 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件

7.1 概述

7.1.1 存儲(chǔ)器基本概念

7.1.2 存儲(chǔ)器的分類

7.2 只讀存儲(chǔ)器

7.2.1 ROM結(jié)構(gòu)

7.2.2 各種類型ROM

7.3 隨機(jī)訪問存儲(chǔ)器

7.3.1 靜態(tài)隨機(jī)訪問存儲(chǔ)器

7.3.2 動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器

7.4 存儲(chǔ)器容量的擴(kuò)展

7.4.1 位擴(kuò)展

7.4.2 字?jǐn)U展

7.5 可編程邏輯器件

7.5.1 可編程邏輯器件概念

7.5.2 簡單可編程邏輯器件

7.5.3 復(fù)雜可編程邏輯器件

7.5.4 現(xiàn)場(chǎng)可編程門陣列

習(xí)題

8 可編程邏輯器件開發(fā)工具Quartus Prime

8.1 可編程邏輯器件設(shè)計(jì)流程

8.2 Quartus使用

8.2.1 Quartus簡介

8.2.2 新建一個(gè)工程

8.2.3 設(shè)計(jì)輸入

8.2.4 編譯

8.2.5 引腳分配

8.2.6 仿真

8.2.7 編程和配置

9 硬件描述語言VHDL基礎(chǔ)

9.1 概述

9.2 VHDL程序結(jié)構(gòu)

9.2.1 庫和程序包

9.2.2 實(shí)體

9.2.3 結(jié)構(gòu)體

9.3 VHDL語言基本元素

9.3.1 標(biāo)識(shí)符

9.3.2 數(shù)據(jù)對(duì)象

9.3.3 數(shù)據(jù)類型

9.3.4 運(yùn)算符

9.3.5 屬性

9.3.6 在門級(jí)描述電路

9.4 進(jìn)程（PROCESS）

9.5 順序語句

9.5.1 信號(hào)賦值語句

9.5.2 IF語句

9.5.3 CASE語句

9.5.4 LOOP語句

9.5.5 變量賦值語句

9.5.6 WAIT語句

9.5.7 NULL語句

9.6 并行語句

9.6.1 普通信號(hào)賦值語句

9.6.2 條件信號(hào)賦值語句

9.6.3 選擇信號(hào)賦值語句

9.6.4 元件聲明和例化語句

9.6.5 生成語句

習(xí)題

10 用VHDL描述數(shù)字電路模塊

10.1 組合電路的描述

10.1.1 加法器

10.1.2 譯碼器

10.1.3 比較器

10.1.4 移位器

10.1.5 三態(tài)緩沖器

10.2 時(shí)序電路的描述

10.2.1 鎖存器

10.2.2 觸發(fā)器

10.2.3 寄存器

10.2.4 計(jì)數(shù)器

10.2.5 分頻器

10.2.6 序列信號(hào)發(fā)生器

10.3 狀態(tài)機(jī)的描述

10.3.1 三進(jìn)程狀態(tài)機(jī)描述

10.3.2 狀態(tài)機(jī)中狀態(tài)的編碼

10.3.3 帶定時(shí)的狀態(tài)機(jī)

習(xí)

11 寄存器傳輸級(jí)設(shè)計(jì)

11.1 寄存器傳輸級(jí)設(shè)計(jì)的特點(diǎn)

11.1.1 RTL設(shè)計(jì)的電路結(jié)構(gòu)

11.1.2 RT運(yùn)算和數(shù)據(jù)通路

11.2 RTL設(shè)計(jì)方法

11.2.1 從算法到ASM圖

11.2.2 從ASM圖到ASMD圖

11.2.3 從ASMD圖到FSMD圖

11.3 設(shè)計(jì)舉例

11.3.1 重復(fù)累加型乘法器

11.3.2 改進(jìn)的重復(fù)累加型乘法器

11.3.3 移位累加型乘法器

11.3.4 改進(jìn)的移位累加型乘法器

習(xí)題

12 一個(gè)簡單的可編程處理器

12.1 概述

12.1.1 專用處理器和可編程處理器

12.1.2 RISC處理器和CISC處理器

6目錄

12.2 可編程RISC處理器基本結(jié)構(gòu)

12.2.1 數(shù)據(jù)通路結(jié)構(gòu)

12.2.2 控制通路結(jié)構(gòu)

12.3 設(shè)計(jì)一個(gè)簡單的RISC處理器

12.3.1 指令集

12.3.2 數(shù)據(jù)通路設(shè)計(jì)

12.3.3 控制通路設(shè)計(jì)

12.3.4 處理器VHDL模型

12.4 指令集擴(kuò)展的RISC處理器

12.4.1 指令集擴(kuò)展

12.4.2 數(shù)據(jù)通路

12.4.3 控制通路

12.5 處理器的進(jìn)一步擴(kuò)展和改進(jìn)

12.5.1 指令集擴(kuò)展

12.5.2 性能改進(jìn)

習(xí)題

13 模數(shù)和數(shù)模轉(zhuǎn)換

13.1 概述

13.2 模數(shù)轉(zhuǎn)換

13.2.1 模數(shù)轉(zhuǎn)換基本原理

13.2.2 模數(shù)轉(zhuǎn)換器的性能指標(biāo)

13.3 常見的ADC結(jié)構(gòu)

13.3.1 并行比較型ADC

13.3.2 逐次逼近型ADC

13.3.3 - ?型ADC

13.4 數(shù)模轉(zhuǎn)換

13.4.1 數(shù)模轉(zhuǎn)換基本原理

13.4.2 數(shù)模轉(zhuǎn)換器的性能指標(biāo)

13.5 常見的DAC結(jié)構(gòu)

13.5.1 權(quán)電阻型DAC

13.5.2 R-2R倒T型電阻網(wǎng)絡(luò)DAC

習(xí)題

參考文獻(xiàn)