本書以CadenceAllegroSPB17.2為基礎(chǔ)，以具體的高速PCB為范例，詳盡講解了IBIS模型的建立、高速PCB的預(yù)布局、拓撲結(jié)構(gòu)的提取、反射分析、串擾分析、時序分析、約束驅(qū)動布線、差分對設(shè)計、板級仿真、AMI生成器、仿真DDR4等信號完整性分析，以及集成直流電源分析、分析模型管理器、協(xié)同仿真、2.5D內(nèi)插器封裝的熱分析、AMM和PDC的結(jié)合等電源完整性分析內(nèi)容。
第壹章 Cadence Allegro SPB 17．2簡介
1．1 概述
1．2 功能特點
1．3 設(shè)計流程
1．4 Cadence 17．2新功能介紹
第2章 Capture原理圖設(shè)計工作平臺
2．1 Design Entry CIS軟件功能介紹
2．2 原理圖工作環(huán)境
2．3 設(shè)置圖紙參數(shù)
2．4 設(shè)置設(shè)計模板
2．5 設(shè)置打印屬性
第3章 制作元器件及創(chuàng)建元器件庫
3．1 創(chuàng)建單個元器件
3．1．1 直接新建元器件
3．1．2 用電子表格新建元器件
3．2 創(chuàng)建復(fù)合封裝元器件
3．3 大元器件的分割
3．4 創(chuàng)建其他元器件
第4章 創(chuàng)建新設(shè)計
4．1 原理圖設(shè)計規(guī)范
4．2 Capture基本名詞術(shù)語
4．3 建立新項目
4．4 放置元器件
4．4．1 放置基本元器件
4．4．2 對元器件的基本操作
4．4．3 放置電源和接地符號
4．4．4 完成元器件放置
4．5 創(chuàng)建分級模塊
4．6 修改元器件值與元器件序號
4．7 連接電路圖
4．8 標題欄的處理
4．9 添加文本和圖像
4．10 建立壓縮文檔
4．11 將原理圖輸出為PDF格式
4．12 平坦式和層次式電路圖設(shè)計
4．12．1 平坦式和層次式電路特點
4．12．2 電路圖的連接
第壹8章 Allegro其他高ji功能
18．1 設(shè)置過孔的焊盤
18．2 更新元器件封裝符號
18．3 Net和Xnet
18．4 技術(shù)文件的處理
18．5 設(shè)計重用
18．6 DFA檢查
18．7 修改env文件
18．8 數(shù)據(jù)庫寫保護
書單推薦
