序言
Allegro PCB產(chǎn)品是Cadence公司在PCB設(shè)計領(lǐng)域的旗艦產(chǎn)品，因其功能強大、易學(xué)易用，得到了廣大電子工程師的厚愛。
Allegro PCB產(chǎn)品涵蓋了完整的PCB設(shè)計流程，包括電路圖輸入、PCB編輯及布線、PCB板級系統(tǒng)電源完整性及信號完整性分析、PCB設(shè)計制造分析，以及PCB制造輸出等。
電子工程領(lǐng)域的PCB設(shè)計有繁有簡，Cadence公司為了適應(yīng)不同的市場需求，分別提供如下3個集成的、從前端到后端的Allegro PCB設(shè)計解決方案，幫助用戶應(yīng)對不同的設(shè)計要求。
Allegro OrCAD系列：滿足主流用戶的PCB設(shè)計要求。
Allegro L系列：適用于對成本敏感的小規(guī)模到中等規(guī)模的設(shè)計團隊，同時具有隨著工藝復(fù)雜度增加而伸縮的靈活性。
Allegro XL/GXL：滿足先進的高速、約束驅(qū)動的PCB設(shè)計，依托Allegro具有鮮明特點的約束管理器管理解決方案，能夠跨設(shè)計流程同步管理電氣約束，如同一個無縫的過程。
面對日益復(fù)雜的高速PCB設(shè)計要求，Cadence公司的上述產(chǎn)品包提供的都是一個統(tǒng)一且集成的設(shè)計環(huán)境，能夠讓電子工程師從設(shè)計周期開始到布線持續(xù)解決高速電路設(shè)計問題，以提高電子工程師的設(shè)計效率。
由于Allegro PCB軟件功能強大，本書的作者周潤景教授總結(jié)了多年的Allegro平臺工具教學(xué)和使用心得，在結(jié)合《Cadence高速電路板設(shè)計與仿真原理圖與PCB設(shè)計》前5版經(jīng)驗的基礎(chǔ)上，針對Cadence Allegro SPB 17.2做出了相應(yīng)的修訂，以PCB物理設(shè)計為出發(fā)點，圍繞Allegro PCB這個集成的設(shè)計環(huán)境，按照PCB最新的設(shè)計流程，通俗易懂地講解利用Allegro PCB軟件實現(xiàn)高速電路設(shè)計的方法和技巧。無論是對前端設(shè)計開發(fā)（原理圖設(shè)計），還是對PCB板級設(shè)計、PCB布線實體的架構(gòu)，本書都有全面的講解，極具參考和學(xué)習(xí)價值。
作為Cadence Allegro/OrCAD在中國的合作伙伴，我向各位推薦此書，可將其作為學(xué)習(xí)Allegro/ OrCAD的桌面參考書。
北京迪浩永輝科技公司技術(shù)經(jīng)理 王鵬
前言
隨著工程技術(shù)的電子化、集成化和系統(tǒng)化的迅速發(fā)展，電路設(shè)計已經(jīng)進入一個全新的時代，尤其是高速電路設(shè)計已成為電子工程技術(shù)發(fā)展的主流，而Cadence以其強大的功能和高級的繪圖效果，逐漸成為PCB設(shè)計行業(yè)中的主導(dǎo)軟件。Cadence完善的集成設(shè)計系統(tǒng)和強大的功能符合高速電路設(shè)計速度快、容量大、精度高等要求，使它成為PCB設(shè)計方面的優(yōu)秀代表。本書以Cadence公司最新發(fā)布的 Allegro SPB 17.2作為開發(fā)平臺，以實際案例貫穿整個PCB設(shè)計開發(fā)的全過程，設(shè)計思路清晰，更加具有應(yīng)用性。
最新版Cadence軟件在使用制程方面的全新優(yōu)化和增強，可以使讀者在原有基礎(chǔ)上進一步提高設(shè)計的穩(wěn)定性，縮短開發(fā)周期，完善系統(tǒng)的綜合性能。
Allegro SPB 17.2的Pspice支持多核（超過4核），因而在仿真速度方面最高可提升4倍。加強了與用戶互動的功能，可通過云存儲將設(shè)計放到云端。此外，在Team Design、小型化等方面都有很好的改進。Allegro SPB 17.2擁有完整的電子設(shè)計解決方案，包含電路設(shè)計、功能驗證與PCB布局以及眾多高效的輔助設(shè)計工具。
Allegro SPB 17.2產(chǎn)品線的新功能有助于嵌入式雙面及垂直部件的小型化改良，改進時序敏感型物理實現(xiàn)與驗證，加快時序閉合，并改進ECAD和機械化CAD（MCAD）協(xié)同設(shè)計這些對加快多功能電子產(chǎn)品的開發(fā)至關(guān)重要。Allegro SPB 17.2對于 OrCAD Capture有更高級的使用環(huán)境設(shè)定，針對在原理圖設(shè)計過程中的元器件排序問題，提供了高級排序功能。使用Cadence Download Manager能夠自動獲取軟件更新的相關(guān)信息，并可以自動下載和安裝軟件，用戶還可以通過它自行定義更新計劃。另外，新版本可以進行XML文件格式的輸入和輸出，以及ISCF格式和PDF文檔的輸出。
Allegro SPB 17.2通過自動交互延遲調(diào)整（AiDT）加快時序敏感型物理實現(xiàn)。自動交互延遲調(diào)整可縮短時間，滿足高級標(biāo)準(zhǔn)界面的時序約束，如DDR3等，縮短的程度可達30%～50%。AiDT可幫助用戶逐個界面地迅速調(diào)整關(guān)鍵高速信號的時間，或?qū)⑵鋺?yīng)用于字節(jié)通道級，將PCB上的線路調(diào)整時間從數(shù)日縮短到幾個小時。Allegro SPB 17.2對Padstack Editor進行了全面的改進，簡化了設(shè)定各種不同Padstack的不必要的步驟。在PCB Editor方面也增加了一些新功能，尤其是針對軟硬板結(jié)合技術(shù)的應(yīng)用，最新版Allegro SPB 17.2設(shè)計平臺增強了在圓弧布線方面的調(diào)整功能，可在軟板布線轉(zhuǎn)角的過程更好地保證與板框彎曲度的一致性。用戶可以在Cross Section Editor中定義更多的疊層來滿足最終PCB產(chǎn)品中軟硬結(jié)合板的不同結(jié)構(gòu)。同時，新增的軟硬板結(jié)合設(shè)計中的層間檢查使得用戶能在設(shè)計到制造周期盡早發(fā)現(xiàn)問題并解決問題。
本書共18章，由周潤景、李艷、任自鑫編著。其中，李艷編寫了第1章和第2章；任自鑫編寫了第3章和第4章，并對書中的例子做了全面的驗證；第5章～第18章由周潤景編寫。全書由周潤景負(fù)責(zé)統(tǒng)稿。參加本書編寫的還有邵緒晨、李楠、邵盟、馮震、劉波、南志賢、崔婧、陳萌、井探亮、丁巖、李志和劉艷珍。
本書的出版得到了北京迪浩永輝科技公司執(zhí)行董事黃勝利先生、技術(shù)經(jīng)理王鵬先生和電子工業(yè)出版社張劍先生的大力支持，也有很多讀者提出了寶貴的意見，在此一并表示衷心的感謝！
同時，本書的出版得到了國家自然科學(xué)基金項目高速數(shù)字系統(tǒng)的信號與電源完整性聯(lián)合分析及優(yōu)化設(shè)計（項目批準(zhǔn)號：61161001）的資助。
為便于讀者閱讀、學(xué)習(xí)，特提供本書實例下載資源，請訪問http://yydz.phei.com.cn 網(wǎng)站，到資源下載欄目下載。
由于Cadence公司的PCB工具性能非常強大，不可能通過一本書完成全部內(nèi)容的詳盡介紹，加上時間與水平有限，因此書中難免有不妥之處，還望廣大讀者批評指正。
編著者