Cadence高速電路板設(shè)計(jì)與仿真(第6版)——原理圖與PCB設(shè)計(jì)
定 價(jià):88 元
叢書名:EDA應(yīng)用技術(shù)
- 作者:周潤(rùn)景
- 出版時(shí)間:2018/1/1
- ISBN:9787121332623
- 出 版 社:電子工業(yè)出版社
- 中圖法分類:TN410.2
- 頁碼:456
- 紙張:膠版紙
- 版次:1
- 開本:16開
本書以Cadence Allegro SPB 17.2為基礎(chǔ),從設(shè)計(jì)實(shí)踐的角度出發(fā),以具體電路的PCB設(shè)計(jì)流程為順序,深入淺出地詳盡講解元器件建庫、原理圖設(shè)計(jì)、布局、布線、規(guī)則設(shè)置、報(bào)告檢查、底片文件輸出、后處理等PCB設(shè)計(jì)的全過程。本書的內(nèi)容主要包括原理圖輸入及元器件數(shù)據(jù)集成管理環(huán)境的使用、中心庫的開發(fā)、PCB設(shè)計(jì)工具的使用,以及后期電路設(shè)計(jì)處理需要掌握的各項(xiàng)技能等。本書內(nèi)容豐富,敘述簡(jiǎn)明扼要,既適合從事PCB設(shè)計(jì)的中、高級(jí)讀者閱讀,也可作為電子及相關(guān)專業(yè)PCB設(shè)計(jì)的教學(xué)用書。
序言
Allegro PCB產(chǎn)品是Cadence公司在PCB設(shè)計(jì)領(lǐng)域的旗艦產(chǎn)品,因其功能強(qiáng)大、易學(xué)易用,得到了廣大電子工程師的厚愛。
Allegro PCB產(chǎn)品涵蓋了完整的PCB設(shè)計(jì)流程,包括電路圖輸入、PCB編輯及布線、PCB板級(jí)系統(tǒng)電源完整性及信號(hào)完整性分析、PCB設(shè)計(jì)制造分析,以及PCB制造輸出等。
電子工程領(lǐng)域的PCB設(shè)計(jì)有繁有簡(jiǎn),Cadence公司為了適應(yīng)不同的市場(chǎng)需求,分別提供如下3個(gè)集成的、從前端到后端的Allegro PCB設(shè)計(jì)解決方案,幫助用戶應(yīng)對(duì)不同的設(shè)計(jì)要求。
Allegro OrCAD系列:滿足主流用戶的PCB設(shè)計(jì)要求。
Allegro L系列:適用于對(duì)成本敏感的小規(guī)模到中等規(guī)模的設(shè)計(jì)團(tuán)隊(duì),同時(shí)具有隨著工藝復(fù)雜度增加而伸縮的靈活性。
Allegro XL/GXL:滿足先進(jìn)的高速、約束驅(qū)動(dòng)的PCB設(shè)計(jì),依托Allegro具有鮮明特點(diǎn)的約束管理器管理解決方案,能夠跨設(shè)計(jì)流程同步管理電氣約束,如同一個(gè)無縫的過程。
面對(duì)日益復(fù)雜的高速PCB設(shè)計(jì)要求,Cadence公司的上述產(chǎn)品包提供的都是一個(gè)統(tǒng)一且集成的設(shè)計(jì)環(huán)境,能夠讓電子工程師從設(shè)計(jì)周期開始到布線持續(xù)解決高速電路設(shè)計(jì)問題,以提高電子工程師的設(shè)計(jì)效率。
由于Allegro PCB軟件功能強(qiáng)大,本書的作者周潤(rùn)景教授總結(jié)了多年的Allegro平臺(tái)工具教學(xué)和使用心得,在結(jié)合《Cadence高速電路板設(shè)計(jì)與仿真原理圖與PCB設(shè)計(jì)》前5版經(jīng)驗(yàn)的基礎(chǔ)上,針對(duì)Cadence Allegro SPB 17.2做出了相應(yīng)的修訂,以PCB物理設(shè)計(jì)為出發(fā)點(diǎn),圍繞Allegro PCB這個(gè)集成的設(shè)計(jì)環(huán)境,按照PCB最新的設(shè)計(jì)流程,通俗易懂地講解利用Allegro PCB軟件實(shí)現(xiàn)高速電路設(shè)計(jì)的方法和技巧。無論是對(duì)前端設(shè)計(jì)開發(fā)(原理圖設(shè)計(jì)),還是對(duì)PCB板級(jí)設(shè)計(jì)、PCB布線實(shí)體的架構(gòu),本書都有全面的講解,極具參考和學(xué)習(xí)價(jià)值。
作為Cadence Allegro/OrCAD在中國(guó)的合作伙伴,我向各位推薦此書,可將其作為學(xué)習(xí)Allegro/ OrCAD的桌面參考書。
北京迪浩永輝科技公司技術(shù)經(jīng)理 王鵬
前言
隨著工程技術(shù)的電子化、集成化和系統(tǒng)化的迅速發(fā)展,電路設(shè)計(jì)已經(jīng)進(jìn)入一個(gè)全新的時(shí)代,尤其是高速電路設(shè)計(jì)已成為電子工程技術(shù)發(fā)展的主流,而Cadence以其強(qiáng)大的功能和高級(jí)的繪圖效果,逐漸成為PCB設(shè)計(jì)行業(yè)中的主導(dǎo)軟件。Cadence完善的集成設(shè)計(jì)系統(tǒng)和強(qiáng)大的功能符合高速電路設(shè)計(jì)速度快、容量大、精度高等要求,使它成為PCB設(shè)計(jì)方面的優(yōu)秀代表。本書以Cadence公司最新發(fā)布的 Allegro SPB 17.2作為開發(fā)平臺(tái),以實(shí)際案例貫穿整個(gè)PCB設(shè)計(jì)開發(fā)的全過程,設(shè)計(jì)思路清晰,更加具有應(yīng)用性。
最新版Cadence軟件在使用制程方面的全新優(yōu)化和增強(qiáng),可以使讀者在原有基礎(chǔ)上進(jìn)一步提高設(shè)計(jì)的穩(wěn)定性,縮短開發(fā)周期,完善系統(tǒng)的綜合性能。
Allegro SPB 17.2的Pspice支持多核(超過4核),因而在仿真速度方面最高可提升4倍。加強(qiáng)了與用戶互動(dòng)的功能,可通過云存儲(chǔ)將設(shè)計(jì)放到云端。此外,在Team Design、小型化等方面都有很好的改進(jìn)。Allegro SPB 17.2擁有完整的電子設(shè)計(jì)解決方案,包含電路設(shè)計(jì)、功能驗(yàn)證與PCB布局以及眾多高效的輔助設(shè)計(jì)工具。
Allegro SPB 17.2產(chǎn)品線的新功能有助于嵌入式雙面及垂直部件的小型化改良,改進(jìn)時(shí)序敏感型物理實(shí)現(xiàn)與驗(yàn)證,加快時(shí)序閉合,并改進(jìn)ECAD和機(jī)械化CAD(MCAD)協(xié)同設(shè)計(jì)這些對(duì)加快多功能電子產(chǎn)品的開發(fā)至關(guān)重要。Allegro SPB 17.2對(duì)于 OrCAD Capture有更高級(jí)的使用環(huán)境設(shè)定,針對(duì)在原理圖設(shè)計(jì)過程中的元器件排序問題,提供了高級(jí)排序功能。使用Cadence Download Manager能夠自動(dòng)獲取軟件更新的相關(guān)信息,并可以自動(dòng)下載和安裝軟件,用戶還可以通過它自行定義更新計(jì)劃。另外,新版本可以進(jìn)行XML文件格式的輸入和輸出,以及ISCF格式和PDF文檔的輸出。
Allegro SPB 17.2通過自動(dòng)交互延遲調(diào)整(AiDT)加快時(shí)序敏感型物理實(shí)現(xiàn)。自動(dòng)交互延遲調(diào)整可縮短時(shí)間,滿足高級(jí)標(biāo)準(zhǔn)界面的時(shí)序約束,如DDR3等,縮短的程度可達(dá)30%~50%。AiDT可幫助用戶逐個(gè)界面地迅速調(diào)整關(guān)鍵高速信號(hào)的時(shí)間,或?qū)⑵鋺?yīng)用于字節(jié)通道級(jí),將PCB上的線路調(diào)整時(shí)間從數(shù)日縮短到幾個(gè)小時(shí)。Allegro SPB 17.2對(duì)Padstack Editor進(jìn)行了全面的改進(jìn),簡(jiǎn)化了設(shè)定各種不同Padstack的不必要的步驟。在PCB Editor方面也增加了一些新功能,尤其是針對(duì)軟硬板結(jié)合技術(shù)的應(yīng)用,最新版Allegro SPB 17.2設(shè)計(jì)平臺(tái)增強(qiáng)了在圓弧布線方面的調(diào)整功能,可在軟板布線轉(zhuǎn)角的過程更好地保證與板框彎曲度的一致性。用戶可以在Cross Section Editor中定義更多的疊層來滿足最終PCB產(chǎn)品中軟硬結(jié)合板的不同結(jié)構(gòu)。同時(shí),新增的軟硬板結(jié)合設(shè)計(jì)中的層間檢查使得用戶能在設(shè)計(jì)到制造周期盡早發(fā)現(xiàn)問題并解決問題。
本書共18章,由周潤(rùn)景、李艷、任自鑫編著。其中,李艷編寫了第1章和第2章;任自鑫編寫了第3章和第4章,并對(duì)書中的例子做了全面的驗(yàn)證;第5章~第18章由周潤(rùn)景編寫。全書由周潤(rùn)景負(fù)責(zé)統(tǒng)稿。參加本書編寫的還有邵緒晨、李楠、邵盟、馮震、劉波、南志賢、崔婧、陳萌、井探亮、丁巖、李志和劉艷珍。
本書的出版得到了北京迪浩永輝科技公司執(zhí)行董事黃勝利先生、技術(shù)經(jīng)理王鵬先生和電子工業(yè)出版社張劍先生的大力支持,也有很多讀者提出了寶貴的意見,在此一并表示衷心的感謝!
同時(shí),本書的出版得到了國(guó)家自然科學(xué)基金項(xiàng)目高速數(shù)字系統(tǒng)的信號(hào)與電源完整性聯(lián)合分析及優(yōu)化設(shè)計(jì)(項(xiàng)目批準(zhǔn)號(hào):61161001)的資助。
為便于讀者閱讀、學(xué)習(xí),特提供本書實(shí)例下載資源,請(qǐng)?jiān)L問http://yydz.phei.com.cn 網(wǎng)站,到資源下載欄目下載。
由于Cadence公司的PCB工具性能非常強(qiáng)大,不可能通過一本書完成全部?jī)?nèi)容的詳盡介紹,加上時(shí)間與水平有限,因此書中難免有不妥之處,還望廣大讀者批評(píng)指正。
編著者
周潤(rùn)景教授,中國(guó)電子學(xué)會(huì)高級(jí)會(huì)員,IEEE/EMBS會(huì)員,國(guó)家自然科學(xué)基金項(xiàng)目"高速數(shù)字系統(tǒng)的信號(hào)與電源完整性聯(lián)合設(shè)計(jì)與優(yōu)化等多項(xiàng)國(guó)家級(jí)、省部級(jí)科研項(xiàng)目負(fù)責(zé)人,主要從事模式識(shí)別與智能系統(tǒng)、控制工程的研究與教學(xué)工作,具有豐富的教學(xué)與科研經(jīng)驗(yàn)。
第1章 Cadence Allegro SPB 17.2簡(jiǎn)介
1.1 概述
1.2 功能特點(diǎn)
1.3 設(shè)計(jì)流程
1.4 Cadence 17.2新功能介紹
第2章 Capture原理圖設(shè)計(jì)工作平臺(tái)
2.1 Design Entry CIS軟件功能介紹
2.2 原理圖工作環(huán)境
2.3 設(shè)置圖紙參數(shù)
2.4 設(shè)置設(shè)計(jì)模板
2.5 設(shè)置打印屬性
第3章 制作元器件及創(chuàng)建元器件庫
3.1 創(chuàng)建單個(gè)元器件
3.1.1 直接新建元器件
3.1.2 用電子表格新建元器件
3.2 創(chuàng)建復(fù)合封裝元器件
3.3 大元器件的分割
3.4 創(chuàng)建其他元器件
第4章 創(chuàng)建新設(shè)計(jì)
4.1 原理圖設(shè)計(jì)規(guī)范
4.2 Capture基本名詞術(shù)語
4.3 建立新項(xiàng)目
4.4 放置元器件
4.4.1 放置基本元器件
4.4.2 對(duì)元器件的基本操作
4.4.3 放置電源和接地符號(hào)
4.4.4 完成元器件放置
4.5 創(chuàng)建分級(jí)模塊
4.6 修改元器件值與元器件序號(hào)
4.7 連接電路圖
4.8 標(biāo)題欄的處理
4.9 添加文本和圖像
4.10 建立壓縮文檔
4.11 將原理圖輸出為PDF格式
4.12 平坦式和層次式電路圖設(shè)計(jì)
4.12.1 平坦式和層次式電路特點(diǎn)
4.12.2 電路圖的連接
第5章 PCB設(shè)計(jì)預(yù)處理
5.1 編輯元器件的屬性
5.2 Capture到Allegro PCB Editor的信號(hào)屬性分配
5.3 建立差分對(duì)
5.4 Capture中總線(Bus)的應(yīng)用
5.5 原理圖繪制后續(xù)處理
5.5.1 設(shè)計(jì)規(guī)則檢查
5.5.2 為元器件自動(dòng)編號(hào)
5.5.3 回注(Back Annotation)
5.5.4 自動(dòng)更新元器件或網(wǎng)絡(luò)的屬性
5.5.5 生成網(wǎng)絡(luò)表
5.5.6 生成元器件清單和交互參考表
5.5.7 屬性參數(shù)的輸出/輸入
第6章 Allegro的屬性設(shè)置
6.1 Allegro的界面介紹
6.2 設(shè)置工具欄
6.3 定制Allegro環(huán)境
6.4 編輯窗口控制
第7章 焊盤制作
7.1 基本概念
7.2 熱風(fēng)焊盤的制作
7.3 通過孔焊盤的制作
7.4 貼片焊盤的制作
第8章 元器件封裝的制作
8.1 封裝符號(hào)基本類型
8.2 集成電路(IC)封裝的制作
8.3 連接器(IO)封裝的制作
8.4 分立元器件(DISCRETE)封裝的制作
8.4.1 貼片的分立元器件封裝的制作
8.4.2 直插的分立元器件封裝的制作
8.4.3 自定義焊盤封裝的制作
第9章 PCB的建立
9.1 建立PCB
9.2 輸入網(wǎng)絡(luò)表
第10章 設(shè)置設(shè)計(jì)規(guī)則
10.1 間距規(guī)則設(shè)置
10.2 物理規(guī)則設(shè)置
10.3 設(shè)定設(shè)計(jì)約束(Design Constraints)
10.4 設(shè)置元器件/網(wǎng)絡(luò)屬性
第11章 布局
11.1 規(guī)劃PCB
11.2 手工擺放元器件
11.3 快速擺放元器件
第12章 高級(jí)布局
12.1 顯示飛線
12.2 交換
12.3 使用ALT_SYMBOLS屬性擺放
12.4 按Capture原理圖頁進(jìn)行擺放
12.5 原理圖與Allegro交互擺放
12.6 自動(dòng)布局
12.7 使用PCB Router自動(dòng)布局
第13章 敷銅
13.1 基本概念
13.2 為平面層建立Shape
13.3 分割平面
13.4 分割復(fù)雜平面
第14章 布線
14.1 布線的基本原則
14.2 布線的相關(guān)命令
14.3 定義布線的格點(diǎn)
14.4 手工布線
14.5 扇出(Fanout By Pick)
14.6 群組布線
14.7 自動(dòng)布線的準(zhǔn)備工作
14.8 自動(dòng)布線
14.9 控制并編輯線
14.9.1 控制線的長(zhǎng)度
14.9.2 差分布線
14.9.3 高速網(wǎng)絡(luò)布線
14.9.4 45角布線調(diào)整(Miter By Pick)
14.9.5 改善布線的連接
14.10 優(yōu)化布線(Gloss)
第15章 后處理
15.1 重命名元器件序號(hào)
15.2 文字面調(diào)整
15.3 回注(Back Annotation)
第16章 加入測(cè)試點(diǎn)
16.1 產(chǎn)生測(cè)試點(diǎn)
16.2 修改測(cè)試點(diǎn)
第17章 PCB加工前的準(zhǔn)備工作
17.1 建立絲印層
17.2 建立報(bào)告
17.3 建立Artwork文件
17.4 建立鉆孔圖
17.5 建立鉆孔文件
17.6 輸出底片文件
17.7 瀏覽Gerber文件
17.8 在CAM350中檢查Gerber文件
第18章 Allegro其他高級(jí)功能
18.1 設(shè)置過孔的焊盤
18.2 更新元器件封裝符號(hào)
18.3 Net和Xnet
18.4 技術(shù)文件的處理
18.5 設(shè)計(jì)重用
18.6 DFA檢查
18.7 修改env文件
18.8 數(shù)據(jù)庫寫保護(hù)