青娱乐免费收集最新最全的国产自拍 ,一级毛片视频囗交

本書內(nèi)容包括FPGA的設(shè)計(jì)環(huán)境、設(shè)計(jì)流程和所使用的語(yǔ)言，QuartusⅡ集成開發(fā)環(huán)境,Modelsim仿真，VHDL語(yǔ)言基礎(chǔ)，VHDL數(shù)據(jù)類型與運(yùn)算操作符，VHDL的主要描述語(yǔ)句，利用FPGA進(jìn)行程序設(shè)計(jì)的應(yīng)用實(shí)例等。本書有很多實(shí)例分析，這些實(shí)例大都是以特定的工程項(xiàng)目為依托，具有一定的借鑒價(jià)值，可以幫助讀者從系統(tǒng)角度理解FPGA的開發(fā)流程。本書可作為高等院校計(jì)算機(jī)專業(yè)本、�？粕慕滩幕蚪虒W(xué)參考書，也可以作為電子技術(shù)課程設(shè)計(jì)、電子設(shè)計(jì)大賽或數(shù)字系統(tǒng)設(shè)計(jì)工程技術(shù)人員學(xué)習(xí)EDA 技術(shù)的參考書。

近年來(lái)，隨著電子技術(shù)、計(jì)算機(jī)應(yīng)用技術(shù)和EDA技術(shù)的不斷發(fā)展，利用FPGA/CPLD進(jìn)行數(shù)字系統(tǒng)的開發(fā)已被廣泛應(yīng)用于交通運(yùn)輸、航空航天、精密儀器、醫(yī)療電子、工業(yè)控制等各領(lǐng)域。FPGA/CPLD具有功能強(qiáng)大、開發(fā)周期短以及產(chǎn)品集成度高、易于修改等特點(diǎn)，并且FPGA/CPLD本身發(fā)展非常迅速，高密度、高性能、低成本的FPGA器件推陳出新，也促進(jìn)了FPGA/CPLD成為當(dāng)今硬件設(shè)計(jì)的首選方式之一。熟練掌握FPGA/CPLD設(shè)計(jì)技術(shù)已經(jīng)是電子設(shè)計(jì)工程師的基本要求。VHDL語(yǔ)言作為國(guó)際標(biāo)準(zhǔn)的硬件描述語(yǔ)言，已經(jīng)成為工程技術(shù)人員和高校學(xué)生的必備技能。本書例子中的文本編輯均采用VHDL語(yǔ)言編寫，書中所有實(shí)例都已通過(guò)仿真和硬件測(cè)試。全書根據(jù)EDA應(yīng)用技術(shù)，特別是結(jié)合FPGA應(yīng)用領(lǐng)域包含的主要內(nèi)容編寫，并以實(shí)例的形式介紹了Altera公司推出的QuartusⅡ13.1設(shè)計(jì)平臺(tái)以及Modelsim10.0c仿真平臺(tái)。本書由淺入深，先介紹FPGA設(shè)計(jì)流程，然后介紹開發(fā)平臺(tái)、仿真平臺(tái)、VHDL語(yǔ)言，最后講解了典型的應(yīng)用實(shí)例。本書分7章，其中第1章介紹了什么是FPGA，F(xiàn)PGA設(shè)計(jì)的環(huán)境，設(shè)計(jì)流程，所使用的語(yǔ)言等；第2章介紹了FPGA的開發(fā)平臺(tái)，主要講解Altera的QuartusⅡ13.1，本章圖文并茂，以簡(jiǎn)單的實(shí)例為主，重點(diǎn)講述使用軟件的完整開發(fā)流程，包括輸入、編譯、仿真以及下載；第3章介紹了Modelsim10.0c仿真平臺(tái)，介紹了使用Modelsim10.0c進(jìn)行功能仿真與時(shí)序仿真，學(xué)完本章即可完成基本的仿真，Modelsim功能十分強(qiáng)大，由于篇幅的限制，不做進(jìn)一步講解；第4章介紹了VHDL的語(yǔ)言基礎(chǔ)，以簡(jiǎn)單的實(shí)例說(shuō)明VHDL程序的基本組成；第5章介紹了VHDL的數(shù)據(jù)類型與運(yùn)算操作符，為后續(xù)程序奠定基礎(chǔ)；第6章介紹了VHDL的主要描述語(yǔ)句；第7章是實(shí)例，詳細(xì)介紹了如何利用FPGA進(jìn)行程序設(shè)計(jì)，既有設(shè)計(jì)原理，也有程序說(shuō)明，并在最后給出仿真結(jié)果。本書是編者在FPGA學(xué)習(xí)和實(shí)踐中的經(jīng)驗(yàn)點(diǎn)滴，書中既有日常的學(xué)習(xí)筆記，對(duì)一些常用設(shè)計(jì)技巧和方法進(jìn)行深入探討，也有很多生動(dòng)的實(shí)例，這些實(shí)例大都是以特定的工程項(xiàng)目為依托，具有一定的借鑒價(jià)值，還有多個(gè)完整的項(xiàng)目工程實(shí)例，讓讀者從系統(tǒng)角度理解FPGA的開發(fā)流程。本書從工程實(shí)踐出發(fā)，旨在引領(lǐng)讀者學(xué)會(huì)如何在FPGA的開發(fā)設(shè)計(jì)過(guò)程中發(fā)現(xiàn)問(wèn)題、分析問(wèn)題并解決問(wèn)題。本書所有程序都是測(cè)試過(guò)的，讀者如果需要可發(fā)電子郵件至yj74615@163.com聯(lián)系索取相應(yīng)資料。本書可用作高等院校計(jì)算機(jī)專業(yè)本、專科生的教材或教學(xué)參考書，也可以作為電子技術(shù)課程設(shè)計(jì)、電子設(shè)計(jì)大賽或數(shù)字系統(tǒng)設(shè)計(jì)工程技術(shù)人員學(xué)習(xí)EDA技術(shù)的參考書。本書由郭明良任主編，常國(guó)祥、王歡任副主編，書中第1章、第2章、第4章、第5章由王歡編寫；第6章以及第7章的7.8～7.10節(jié)由楊立新編寫，第7章的示例7.4～7.7節(jié)、7.11節(jié)由郭明良編寫，第3章與第7章7.1～7.3節(jié)由常國(guó)祥編寫，全書由常國(guó)祥主審。由于水平有限，書中難免有不足之處，敬請(qǐng)讀者批評(píng)指正。編者

第1章概述/001

1.1可編程邏輯器件001

1.2FPGA/CPLD的軟件開發(fā)工具002

1.3硬件描述語(yǔ)言002

1.3.1AHDL語(yǔ)言002

1.3.2VerilogHDL語(yǔ)言002

1.3.3VHDL語(yǔ)言003

1.4FPGA/CPLD的開發(fā)流程003

第2章QuartusⅡ集成開發(fā)環(huán)境/005

2.1QuartusⅡ界面概況005

2.2QuartusⅡ軟件開發(fā)流程006

2.2.1創(chuàng)建工程006

2.2.2原理圖輸入方式008

2.2.3文本輸入方式015

2.2.4波形仿真017

2.2.5引腳分配021

2.2.6編程下載021

2.3LPM參數(shù)化宏功能模塊024

2.3.1LPM參數(shù)化宏功能模塊定制管理器024

2.3.2LPM參數(shù)化宏功能模塊的應(yīng)用030

第3章仿真/034

3.1Modelsim簡(jiǎn)介034

3.2安裝034

3.3Modelsim仿真方法035

3.3.1前仿真035

3.3.2后仿真035

3.3.3Modelsim仿真的基本步驟036

3.3.4Modelsim的運(yùn)行方式036

3.4Modelsim功能仿真036

3.4.1建立仿真工程038

3.4.2Altera仿真庫(kù)的編譯與映射039

3.4.3編譯HDL源代碼和Testbench041

3.4.4啟動(dòng)仿真器并加載設(shè)計(jì)頂層042

3.4.5打開觀察窗口，添加信號(hào)044

3.4.6執(zhí)行仿真045

3.5Modelsim時(shí)序仿真046

3.5.1仿真路徑設(shè)置046

3.5.2QuartusⅡ仿真環(huán)境設(shè)置047

3.5.3利用QuartusⅡ編譯源文件048

3.5.4生成測(cè)試模板并編寫測(cè)試程序048

3.5.5執(zhí)行仿真051

第4章VHDL語(yǔ)言基礎(chǔ)/054

4.1VHDL語(yǔ)言的特點(diǎn)054

4.2VHDL語(yǔ)言的程序結(jié)構(gòu)055

4.3VHDL語(yǔ)言的庫(kù)055

4.4VHDL語(yǔ)言的程序包057

4.5VHDL語(yǔ)言的實(shí)體058

4.5.1實(shí)體說(shuō)明058

4.5.2實(shí)體的類屬說(shuō)明058

4.5.3實(shí)體的端口說(shuō)明059

4.6VHDL語(yǔ)言的結(jié)構(gòu)體060

4.7VHDL語(yǔ)言的配置062

第5章VHDL數(shù)據(jù)類型與運(yùn)算操作符/065

5.1VHDL的基本語(yǔ)法規(guī)則065

5.2VHDL語(yǔ)言的數(shù)據(jù)對(duì)象066

5.2.1常量（CONSTANT）066

5.2.2變量（VARIABLE）066

5.2.3信號(hào)（SIGNAL）067

5.2.4文件（FILES）068

5.3VHDL語(yǔ)言的數(shù)據(jù)類型068

5.3.1預(yù)定義的數(shù)據(jù)類型068

5.3.2用戶自定義數(shù)據(jù)類型071

5.3.3數(shù)據(jù)類型的轉(zhuǎn)換073

5.4VHDL語(yǔ)言的操作符075

5.4.1邏輯操作符076

5.4.2算術(shù)操作符076

5.4.3關(guān)系操作符077

第6章VHDL的主要描述語(yǔ)句/079

6.1順序描述語(yǔ)句079

6.1.1變量賦值語(yǔ)句079

6.1.2信號(hào)賦值語(yǔ)句080

6.1.3WAIT語(yǔ)句080

6.1.4IF語(yǔ)句082

6.1.5CASE語(yǔ)句085

6.1.6NULL語(yǔ)句087

6.1.7斷言(ASSERT)語(yǔ)句087

6.1.8LOOP語(yǔ)句088

6.1.9NEXT語(yǔ)句090

6.1.10EXIT語(yǔ)句091

6.2并發(fā)描述語(yǔ)句092

6.2.1進(jìn)程語(yǔ)句092

6.2.2并發(fā)信號(hào)賦值語(yǔ)句093

6.2.3并發(fā)過(guò)程調(diào)用語(yǔ)句095

6.2.4塊（BLOCK）語(yǔ)句097

6.2.5元件例化語(yǔ)句098

6.2.6生成語(yǔ)句100

6.3屬性描述與定義語(yǔ)句102

第7章應(yīng)用實(shí)例/111

7.1自動(dòng)郵票售票機(jī)設(shè)計(jì)111

7.1.1自動(dòng)郵票售票系統(tǒng)總體模塊圖的設(shè)計(jì)111

7.1.2票價(jià)設(shè)定模塊的設(shè)計(jì)112

7.1.3郵票類型選擇模塊的設(shè)計(jì)113

7.1.4點(diǎn)陣票型顯示模塊的設(shè)計(jì)116

7.1.5郵票類型選擇與票價(jià)設(shè)定模塊的設(shè)計(jì)120

7.1.6郵票數(shù)量設(shè)定模塊的設(shè)計(jì)121

7.1.7郵票購(gòu)買模塊的設(shè)計(jì)123

7.1.8數(shù)據(jù)轉(zhuǎn)換模塊的設(shè)計(jì)126

7.1.9動(dòng)態(tài)掃描模塊的設(shè)計(jì)127

7.1.10數(shù)碼管顯示模塊的設(shè)計(jì)128

7.1.11綜合設(shè)計(jì)129

7.2交通燈控制系統(tǒng)的設(shè)計(jì)130

7.2.1交通燈控制系統(tǒng)模塊圖130

7.2.2控制模塊設(shè)計(jì)130

7.2.3顯示模塊設(shè)計(jì)135

7.2.4綜合設(shè)計(jì)139

7.3八路搶答器的設(shè)計(jì)140

7.3.1主持人控制模塊141

7.3.2搶答信號(hào)鎖存模塊142

7.3.3倒計(jì)時(shí)模塊144

7.3.4二進(jìn)制編碼轉(zhuǎn)BCD碼模塊146

7.3.5掃描信號(hào)產(chǎn)生模塊147

7.3.6數(shù)碼管位信號(hào)與段信號(hào)匹配模塊147

7.3.7BCD碼轉(zhuǎn)七段碼模塊148

7.3.8報(bào)警模塊149

7.3.9綜合設(shè)計(jì)150

7.4數(shù)字頻率計(jì)VHDL程序與仿真151

7.5樂(lè)曲硬件演奏電路設(shè)計(jì)155

7.5.1頂層設(shè)計(jì)156

7.5.2音調(diào)產(chǎn)生模塊157

7.5.3音調(diào)查詢158

7.5.4節(jié)拍和音符數(shù)據(jù)發(fā)生器模塊159

7.5.5梁祝樂(lè)曲演奏數(shù)據(jù)160

7.6數(shù)控分頻器的設(shè)計(jì)161

7.7狀態(tài)機(jī)A/D采樣控制電路實(shí)現(xiàn)162

7.8比較器和D/A器件164

7.9ASK調(diào)制解調(diào)VHDL程序及仿真165

7.9.1ASK調(diào)制VHDL程序及仿真165

7.9.2ASK解調(diào)VHDL程序及仿真166

7.10FSK調(diào)制與解調(diào)VHDL程序及仿真167

7.10.1FSK調(diào)制VHDL程序及仿真167

7.10.2FSK解調(diào)方框圖及電路符號(hào)168

7.10.3FSK解調(diào)VHDL程序及仿真169

7.11多功能波形發(fā)生器VHDL程序與仿真171

參考文獻(xiàn)/178

你還可能感興趣

我要評(píng)論