本書以馮.諾依曼體系為基本線索，分部分地介紹了CPU、總線、存儲(chǔ)器、I/O接口等相關(guān)的知識(shí)和工作原理。在借鑒了國(guó)外經(jīng)典教材以分析為主的寫法的基礎(chǔ)上，教材的風(fēng)格有了較大的變化。拋棄了傳統(tǒng)的以知識(shí)點(diǎn)為線索的風(fēng)格，而采用了問答式的敘述方式，通過(guò)問題驅(qū)動(dòng)，逐步展開相關(guān)的知識(shí)，使得知識(shí)不再是獨(dú)立的單元，而是為了解決某個(gè)問題而出現(xiàn)的必然結(jié)果。通過(guò)這種方式，我們力圖改變一下高等教育課堂上的授課方式。本書為教學(xué)老師提供PPT、習(xí)題解答，可從網(wǎng)站http://www.hxedu.com.cn下載。
1.本書通俗易懂，內(nèi)容精煉，講解方式新穎，富有趣味性，適合非計(jì)算機(jī)專業(yè)選用2.本書各章節(jié)以馮.諾依曼體系為基本線索,采用問題驅(qū)動(dòng)方式層層挖掘、逐步展開相關(guān)知識(shí)，注重前后知識(shí)之間的連貫性及思維過(guò)程3.本書配套PPT、習(xí)題解答、源代碼，作者提供了詳細(xì)的教學(xué)思路和教學(xué)方法
陳惠鵬，1988年～2000年 哈爾濱工業(yè)大學(xué)電氣工程系；2000年～2006年 哈爾濱工業(yè)大學(xué)計(jì)算機(jī)學(xué)院；2006年～2010年 哈爾濱工業(yè)大學(xué)軟件學(xué)院；2010年～現(xiàn)在 哈爾濱工業(yè)大學(xué)計(jì)算機(jī)學(xué)院。
第1章 緒論1
1.1 計(jì)算機(jī)發(fā)展簡(jiǎn)史1
1.1.1 關(guān)于計(jì)算的歷史2
1.1.2 通用數(shù)字電子計(jì)算機(jī)的出現(xiàn)3
1.2 計(jì)算思想的發(fā)展歷史5
1.2.1* 圖靈機(jī)簡(jiǎn)介6
1.2.2 馮諾依曼體系7
1.3 現(xiàn)代計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)9
1.3.1 計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)9
1.3.2 計(jì)算機(jī)內(nèi)部硬件結(jié)構(gòu)11
思考題及習(xí)題112
第2章 通用計(jì)算機(jī)工作原理的通俗理解13
2.1 關(guān)于計(jì)算問題13
2.2 運(yùn)算器15
2.3 指令、程序和存儲(chǔ)器17
2.4 指令格式20
2.5 關(guān)于程序的自動(dòng)執(zhí)行23
2.6 本章小結(jié)24
思考題及習(xí)題225
第3章 CPU的構(gòu)成及工作原理26
3.1 通用CPU的構(gòu)成26
3.1.1 運(yùn)算器的組成26
3.1.2 控制器的組成34
3.2 典型CPU的構(gòu)成41
3.2.1 8086微處理器的功能結(jié)構(gòu)43
3.2.2 8086微處理器的寄存器結(jié)構(gòu)45
3.2.3 典型CPU的外在特性48
3.3* CPU優(yōu)化技術(shù)——流水線技術(shù)52
3.3.1 流水線基本思路52
3.3.2 流水線沖突53
3.4* 指令優(yōu)化技術(shù)——RISC技術(shù)54
3.5 本章小結(jié)56
思考題及習(xí)題357
第4章 總線技術(shù)59
4.1 總線產(chǎn)生的思路59
4.2 總線的概念60
4.3 系統(tǒng)總線的構(gòu)成60
4.4 系統(tǒng)總線的工作時(shí)序61
4.5* 關(guān)于計(jì)算機(jī)中的時(shí)間67
4.6 總線的結(jié)構(gòu)70
4.6.1 單總線70
4.6.2 雙總線70
4.6.3 多總線71
4.7 總線的仲裁72
4.8 總線的同步技術(shù)74
4.8.1 總線的分類74
4.8.2 串行總線的同步技術(shù)75
4.9 總線的性能評(píng)價(jià)指標(biāo)77
4.10 計(jì)算機(jī)外部總線77
4.10.1 ISA與EISA總線78
4.10.2 PCI總線80
4.10.3 USB總線82
4.11 本章小結(jié)83
思考題及習(xí)題484
第5章 存儲(chǔ)器技術(shù)86
5.1 存儲(chǔ)器發(fā)展歷史和分類86
5.1.1 存儲(chǔ)器發(fā)展歷史86
5.1.2 存儲(chǔ)器分類88
5.2 存儲(chǔ)器層次結(jié)構(gòu)90
5.3* 半導(dǎo)體存儲(chǔ)器原理92
5.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM，Static RAM）的工作原理93
5.3.2 電可擦寫只讀存儲(chǔ)器（EPROM）的工作原理94
5.3.3 存儲(chǔ)器的技術(shù)指標(biāo)95
5.4 典型EPROM和SRAM介紹96
5.5 存儲(chǔ)器擴(kuò)展技術(shù)99
5.6* 微機(jī)的存儲(chǔ)器組織109
5.7 存儲(chǔ)器的尋址方式與訪問指令110
5.8 匯編語(yǔ)言對(duì)存儲(chǔ)器的操作114
5.9 堆棧技術(shù)119
5.10* 存儲(chǔ)器優(yōu)化——Cache的工作原理122
5.10.1 Cache的基本思路122
5.10.2 Cache的地址映射與變換124
5.10.3 Cache的替換策略124
5.10.4 Cache的寫策略125
5.10.5 Cache的實(shí)現(xiàn)方式125
5.11 本章小結(jié)126
思考題及習(xí)題5126
第6章 微機(jī)接口技術(shù)之并行接口128
6.1 鍵盤和CPU的接口技術(shù)128
6.1.1 簡(jiǎn)單的鍵盤接口128
6.1.2 矩陣鍵盤的接口技術(shù)131
6.1.3 *鍵盤消抖技術(shù)135
6.2 LED與CPU的接口技術(shù)137
6.2.1 LED簡(jiǎn)介137
6.2.2 LED與CPU的接口138
6.3 并行接口芯片8255A144
6.3.1 8255A引腳介紹145
6.3.2 8255A內(nèi)部結(jié)構(gòu)圖145
6.3.3 8255A的工作方式及其初始化編程147
6.4 鍵盤和LED通過(guò)8255A與CPU接口152
6.5 本章小結(jié)159
思考題及習(xí)題6159
第7章 微機(jī)接口技術(shù)之串行接口161
7.1 串行傳輸?shù)母拍?61
7.2 串/并、并/串轉(zhuǎn)化162
7.3 串行通信的時(shí)間統(tǒng)一問題162
7.3.1 同步方式162
7.3.2 異步方式163
7.4 單、雙向串行通信165
7.4.1 全雙工方式（Full Duplex）165
7.4.2 半雙工方式（Half Duplex）165
7.5 可編程串行通信芯片（Intel 8251A）166
7.5.1 8251A內(nèi)部結(jié)構(gòu)圖167
7.5.2 8251A外部引腳信號(hào)說(shuō)明168
7.5.3 8251A的控制字與狀態(tài)字170
7.5.4 應(yīng)用實(shí)例173
7.6 本章小結(jié)176
思考題及習(xí)題7177
第8章 中斷技術(shù)179
8.1 中斷概念180
8.2 中斷檢測(cè)180
8.3 中斷服務(wù)程序181
8.4 中斷管理機(jī)制185
8.5 中斷優(yōu)先級(jí)管理188
8.6 可編程中斷接口芯片：8259A190
8.6.1 8259A引腳說(shuō)明191
8.6.2 8259A的內(nèi)部結(jié)構(gòu)及工作原理191
8.6.3 單片8259A與總線的連接方式193
8.6.4 8259A的初始化193
8.7 *中斷工作過(guò)程及時(shí)序196
8.8 *鍵盤中斷接口實(shí)例197
8.9 本章小結(jié)201
思考題及習(xí)題8202
附錄Ⅰ 計(jì)算機(jī)的數(shù)制和編碼204
Ⅰ.1 關(guān)于二進(jìn)制204
Ⅰ.2 數(shù)制之間的轉(zhuǎn)換205
思考題及習(xí)題Ⅰ218
附錄Ⅱ 8086匯編指令表（以指令助記符字母順序排列）220
附錄Ⅲ 中斷向量表224
參考文獻(xiàn)226
書單推薦
