前言
第1章 微型計(jì)算機(jī)基礎(chǔ)
1．1 微型計(jì)算機(jī)的組成
1．1. 1 微型計(jì)算機(jī)的硬件系統(tǒng)組成
1．1．2 微型計(jì)算機(jī)的軟件系統(tǒng)組成
1．2 微型計(jì)算機(jī)的硬件結(jié)構(gòu)及基本工作過(guò)程
1．2．1 數(shù)據(jù)總線、地址總線和控制總線
1．2．2 微型計(jì)算機(jī)的主要組成部分及功能
1．2．3 微型計(jì)算機(jī)基本工作過(guò)程
1．3 微型計(jì)算機(jī)的運(yùn)算基礎(chǔ)
1．3．1 計(jì)算機(jī)中數(shù)的表示
1．3．2 計(jì)算機(jī)的基本運(yùn)算方法
1．4 典型微型計(jì)算機(jī)
1．4．1 主要性能指標(biāo)
1．4．2 PC系列微型計(jì)算機(jī) 前言
第1章 微型計(jì)算機(jī)基礎(chǔ) 
1．1 微型計(jì)算機(jī)的組成
1．1. 1 微型計(jì)算機(jī)的硬件系統(tǒng)組成 
1．1．2 微型計(jì)算機(jī)的軟件系統(tǒng)組成 
1．2 微型計(jì)算機(jī)的硬件結(jié)構(gòu)及基本工作過(guò)程
1．2．1 數(shù)據(jù)總線、地址總線和控制總線
1．2．2 微型計(jì)算機(jī)的主要組成部分及功能
1．2．3 微型計(jì)算機(jī)基本工作過(guò)程
1．3 微型計(jì)算機(jī)的運(yùn)算基礎(chǔ)
1．3．1 計(jì)算機(jī)中數(shù)的表示
1．3．2 計(jì)算機(jī)的基本運(yùn)算方法 
1．4 典型微型計(jì)算機(jī)
1．4．1 主要性能指標(biāo)
1．4．2 PC系列微型計(jì)算機(jī)
1．4．3 微型計(jì)算機(jī)中的主要計(jì)算機(jī)技術(shù)
1．4．4 微型計(jì)算機(jī)類型
1．4．5 微型計(jì)算機(jī)的應(yīng)用及發(fā)展
1．5 習(xí)題
第2章 Intel系列微處理器
2．1 Intel系列微處理器概述 
2．1．1 8086／8088微處理器
2．1．2 80286微處理器 
2．1．3 80386／80486微處理器
2．1．4 64位微處理器及多核技術(shù) 
2．2 80486微處理器的體系結(jié)構(gòu)
2．2．1 80486微處理器的體系結(jié)構(gòu)特點(diǎn) 
2．2．2 80486微處理器的內(nèi)部結(jié)構(gòu)
2．2．3 80486的工作方式 
2．2．4 80486的常用引腳功能
2．3 習(xí)題
第3章 80486微處理器的指令系統(tǒng)
3．1 80486微處理器的尋址方式
3．1．1 操作數(shù)尋址方式
3．1．2 轉(zhuǎn)移地址尋址方式
3．1．3 指令的執(zhí)行時(shí)間和占用空間
3．2 80486微處理器的指令系統(tǒng)
3．2．1 數(shù)據(jù)傳送指令
3．2．2 算術(shù)運(yùn)算指令
3．2．3 邏輯運(yùn)算和移位指令 
3．2．4 字符串操作指令
3．2．5 控制轉(zhuǎn)移指令
3．2．6 處理器控制指令
3．2．7 按條件設(shè)置字節(jié)指令 
3．3 習(xí)題
第4章 匯編語(yǔ)言程序設(shè)計(jì)
4. 1 匯編語(yǔ)言指令
4．1．1 匯編語(yǔ)言的基本語(yǔ)法
4．1．2 偽指令
4．2 匯編語(yǔ)言程序設(shè)計(jì)方法
4．2．1 匯編語(yǔ)言程序設(shè)計(jì)的基本步驟及開發(fā)過(guò)程
4．2．2 匯編語(yǔ)言程序設(shè)計(jì)的基本方法 
4．2．3 子程序設(shè)計(jì)與調(diào)用技術(shù)
4．2．4 DOS及BIOS功能調(diào)用 
4．3 匯編語(yǔ)言程序設(shè)計(jì)舉例
4．4 習(xí)題
第5章 存儲(chǔ)系統(tǒng) 
5．1 概述
5．1．1 存儲(chǔ)系統(tǒng)的分級(jí)結(jié)構(gòu)
5．1．2 半導(dǎo)體存儲(chǔ)器的分類
5．1．3 存儲(chǔ)技術(shù)的發(fā)展
5．2 內(nèi)存儲(chǔ)器的構(gòu)成原理
5．2．1 存儲(chǔ)器芯片的接口特性
5．2．2 內(nèi)存儲(chǔ)器的設(shè)計(jì)
5．3 內(nèi)存條及其相關(guān)技術(shù)
5．3. 1 概述. 
5．3．2 內(nèi)存條的主要性能指標(biāo)
5．3．3 內(nèi)存條的雙通道技術(shù)
5．3．4 主流內(nèi)存條簡(jiǎn)介
5．4 虛擬存儲(chǔ)器及存儲(chǔ)管理
5．4．1 虛擬存儲(chǔ)器的基本概念
5．4．2 80486的段式存儲(chǔ)器
5．4．3 80486的頁(yè)式存儲(chǔ)器
5．4．4 80486的段頁(yè)式存儲(chǔ)器
5．5 高速緩沖存儲(chǔ)器
5．5．1 高速緩存的工作原理
5．5．2 地址映像
5．5．3 替換算法和寫策略
5．5．4 80486微處理器的高速緩存
5．6習(xí)題
第6章 輸入／輸出方式及中斷系統(tǒng)
6．1 I／0接口
6．1．1 I／O接口的基本概念
6．1．2 I／0端口的編址方式
6．1．3 輸入／輸出指令執(zhí)行的基本過(guò)程
6．2 常用輸入／輸出方法
6．2．1 無(wú)條件傳送方式
6．2．2 查詢傳送方式
6．2．3 中斷傳送方式
6．2．4 直接存儲(chǔ)器存取方式(DMA) 
6．2．5 I／0處理機(jī)傳送方式
6．3 中斷及中斷控制器8259A
6．3．1 中斷
6．3．2 中斷控制器8259A
6．3．3 中斷控制器8259A應(yīng)用舉例
6．4 習(xí)題
第7章 可編程接口芯片
7．1 可編程定時(shí)器／計(jì)數(shù)器8254及其應(yīng)用
7．1．1 Intel 8254內(nèi)部結(jié)構(gòu)及引腳功能
7．1．2 工作方式
7．1．3 應(yīng)用編程
7．1．4 應(yīng)用舉例
7．1．5 8254／8253在IBM PC系列機(jī)上的應(yīng)用
7．2 可編程并行輸入／輸出接口芯片8255及其應(yīng)用
7．2．1 Intel 8255內(nèi)部結(jié)構(gòu)及引腳功能
7．2．2 工作方式
7．2．3 應(yīng)用編程
7．2．4 應(yīng)用舉例
7．3 可編程串行輸入／輸出接口芯片16550及其應(yīng)用
7．3．1 串行通信基礎(chǔ)
7．3．2 16550內(nèi)部結(jié)構(gòu)及引腳功能
7．3．3 16550的內(nèi)部寄存器. 
7．3．4 應(yīng)用編程. 
7．3．5 應(yīng)用舉例
7．3．6 UART錯(cuò)誤
7．4 可編程DMA控制器8237及其應(yīng)用
7．4．1 DMA控制器8237A的內(nèi)部結(jié)構(gòu)及引腳功能
7．4．2 8237A的傳送方式及傳送類型
7．4．3 8237A的內(nèi)部寄存器
7．4．4 應(yīng)用編程
7．4．5 應(yīng)用舉例
7．5 習(xí)題
第8章 外設(shè)接口技術(shù) 
8．1 鍵盤接口技術(shù)
8．1．1 鍵盤的結(jié)構(gòu)
8．1．2 PS／2串行接口 
8．1．3 鍵盤的工作原理
8．2 顯示器接口技術(shù)
8．2．1 液晶顯示器
8．2．2 LED顯示器 
8．3 USB接口技術(shù)
8．3．1 USB規(guī)范
8．3．2 應(yīng)用舉例
8．4 模／數(shù)、數(shù)／模接口技術(shù)
8．4．1 模／數(shù)接口技術(shù)
8．4．2 數(shù)／模接口技術(shù)
8．5 習(xí)題
第9章 總線 
9．1 概述
9．1．1 總線的分類
9．1. 2 總線信號(hào)線類型
9．1．3 總線標(biāo)準(zhǔn)
9．1．4 總線的數(shù)據(jù)傳輸
9．2 ISA總線 
9．2．1 ISA總線概述
9．2．2 ISA總線的體系結(jié)構(gòu)
9．2．3 ISA總線的應(yīng)用
9．3 PCI總線 
9．3．1 PCI總線概述
9．3．2 PCI總線的體系結(jié)構(gòu)
9．3．3 PCI總線的應(yīng)用
9．4 PCI Express總線
9．4．1 PCI Express總線概述
9．4．2 PCI Express總線的體系結(jié)構(gòu)
9. 4．3 PCI Express總線的應(yīng)用
9．5 習(xí)題
附錄
附錄A ASCII碼表
附錄B 80X86指令系統(tǒng)表
附錄C 功能及BIOS功能調(diào)用
附錄D 邏輯門與觸發(fā)器圖形表
附錄E 相關(guān)芯片引腳圖
參考文獻(xiàn)