第1章  數(shù)制與編碼
  1.1  數(shù)字邏輯電路概述
  1.2  數(shù)制
    1.2.1  進(jìn)位計(jì)數(shù)制
    1.2.2  幾種常用的數(shù)制 
    1.2.3  不同進(jìn)位計(jì)數(shù)制之間的轉(zhuǎn)換
  1.3  編碼
    1.3.1  二一十進(jìn)制編碼(BCD碼)
    1.3.2  可靠性編碼
    1.3.3  字符代碼
  1.4  帶符號數(shù)的表示及運(yùn)算
  本章小結(jié)
  習(xí)題1
第2章  邏輯代數(shù)基礎(chǔ)
  2.1  邏輯代數(shù)的基本運(yùn)算
    2.1.1  邏輯函數(shù)的概念
    2.1.2  三種基本邏輯運(yùn)算
  2.2  邏輯代數(shù)的公式和規(guī)則
    2.2.1  邏輯代數(shù)公式
    2.2.2  化簡公式
    2.2.3  三個(gè)重要規(guī)則
  2.3  復(fù)合邏輯和邏輯門
    2.3.1  常用復(fù)合邏輯運(yùn)算和復(fù)合門
    2.3.2  常用邏輯門的等效符號 
    2.3.3  集電極開路門和三態(tài)邏輯門
  2.4  邏輯函數(shù)表達(dá)式的常用形式
    2.4.1  實(shí)現(xiàn)邏輯函數(shù)表達(dá)式的常用形式
    2.4.2  邏輯函數(shù)的兩種標(biāo)攤形式
  2.5  邏輯函數(shù)的化簡方法
    2.5.1  代數(shù)化簡法
    2.5.2  卡諾圖化簡法
    2.5.3  無關(guān)項(xiàng)邏輯函數(shù)及其化簡
  本章小結(jié)
  習(xí)題2
第3章  組合邏輯電路
  3.1  組合邏輯電路分析
  3.2  組合邏輯電路設(shè)計(jì)
    3.2.1  組合邏輯電路設(shè)計(jì)舉例  
    3.2.2  多輸出組合邏輯電路的設(shè)計(jì)
  3.3  常用中規(guī)模組合邏輯器件及其應(yīng)用
    3.3.1  譯碼器  
    3.3.2  編碼器  
    3.3.3  數(shù)據(jù)選擇器
    3.3.4  加法器  
    3.3.5  數(shù)值比較器
  3.4  組合邏輯電路中的競爭與冒險(xiǎn)
    3.4.1  競爭與冒險(xiǎn)
    3.4.2  冒險(xiǎn)的判別
    3.4.3  冒險(xiǎn)的消除
  本章小結(jié)
  習(xí)題3
第4章  觸發(fā)器
  4.1  基本RS觸發(fā)器
    4.1.1  基本RS觸發(fā)器的構(gòu)成及工作原理
    4.1.2  基本RS觸發(fā)器的描述方法
    4.1.3  基本RS觸發(fā)器的應(yīng)用舉例
  4.2  鐘控觸發(fā)器
    4.2.1  常用鐘控觸發(fā)器
    4.2.2  鐘控觸發(fā)器存在的空翻現(xiàn)象
  4.3  主從觸發(fā)器和邊沿觸發(fā)器.
    4.3.1  主從觸發(fā)器
    4.3.2  邊沿觸發(fā)器
  4.4  觸發(fā)器的邏輯符號及時(shí)序圖
    4.4.1  觸發(fā)器的邏輯符號
    4.4.2  觸發(fā)器的時(shí)序圖
  本章小結(jié)
  習(xí)題4
第5章  時(shí)序邏輯電路的分析和設(shè)計(jì)
  5.1  時(shí)序邏輯電路的基本概念.
    5.1.1  時(shí)序邏輯電路的結(jié)構(gòu)
    5.1.2  時(shí)序邏輯電路的分類
  5.2  同步時(shí)序邏輯電路的分析
    5.2.1  同步時(shí)序邏輯電路的一般分析過程
    5.2.2  同步時(shí)序邏輯電路的分析舉例
  5.3  異步時(shí)序邏輯電路的分析方法
  5.4  同步時(shí)序邏輯電路的設(shè)計(jì)方法
    5.4.1  建立原始狀態(tài)圖或狀態(tài)表
    5.4.2  狀態(tài)化簡
    5.4.3  狀態(tài)分配
    5.4.4  同步時(shí)序邏輯電路的設(shè)計(jì)舉例
  5.5  集成計(jì)數(shù)器
    5.5.1  常用集成計(jì)數(shù)器 
    5.5.2  任意模值計(jì)數(shù)器 
    5.5.3  分頻器與計(jì)數(shù)器的關(guān)系
  5.6  集成寄存器
    5.6.1  寄存器和移位寄存器
    5.6.2  集成移位寄存器構(gòu)成移位型計(jì)數(shù)器
  5.7  中規(guī)模時(shí)序電路的綜合應(yīng)用
    5.7.1  序列信號檢測器 
    5.7.2  序列信號發(fā)生器 
    5.7.3  簡單數(shù)字濾波電路設(shè)計(jì)
  本章小結(jié)
  習(xí)題5
第6章  脈沖波形的產(chǎn)生與整形.
  6.1  555定時(shí)器及其應(yīng)用
    6.1.1  555定時(shí)器的結(jié)構(gòu)與功能
    6.1.2  555定時(shí)器的典型應(yīng)用
  6.2  集成單穩(wěn)態(tài)觸發(fā)器
  6.3  石英晶體振蕩器
    6.3.1  石英晶體
    6.3.2  邏輯門構(gòu)成的晶體振蕩電路
    6.3.3  集成晶體振蕩器 
  本章小結(jié)
  習(xí)題6
第7章  集成邏輯門
  7.1  數(shù)字集成電路的分類
  7.2  TTL集成邏輯門
    7.2.1  TTL與非門的工作原理
    7.2.2  TTL與非門的特性與參數(shù)
    7.2.3  TTL集成電路系列
    7.2.4  集電極開路門和三態(tài)門
  7.3  CMOS集成邏輯門
    7.3.1  CMOS反相器
    7.3.2  CMOS邏輯門
    7.3.3  CMOS傳輸門
    7.3.4  CMOS集成電路系列
  7.4  集成門電路使用中的實(shí)際問題
    7.4.1  TTL電路與CMOS電路的接口
    7.4.2  CMOS電路使用注意事項(xiàng)
    7.4.3  輸入、輸出端與外接電阻  
  本章小結(jié)
  習(xí)題7
第8章  存儲器和可編程邏輯器件
  8.1  半導(dǎo)體存儲器概述
  8.2  只讀存儲器(ROM)
    8.2.1  ROM的結(jié)構(gòu)及其工作原理
    8.2.2  ROM的分類
    8.2.3  ROM的應(yīng)用
  8.3  隨機(jī)存取存儲器(RAM)
    8.3.1  RAM的結(jié)構(gòu)
    8.3.2  RAM的存儲單元電路  
    8.3.3  集成RAM
    8.3.4  存儲器容量的擴(kuò)展
  8.4  可編程邏輯器件
    8.4.1  低密度可編程邏輯器件
    8.4.2  現(xiàn)場可編程門陣列(FPGA)
    8.4.3  可編程邏輯器件的開發(fā)過程
  本章小結(jié)
  習(xí)題8
第9章  數(shù)模和模數(shù)轉(zhuǎn)換器
  9.1  概述
    9.1.1  A／D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
    9.1.2  D／A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
  9.2  數(shù)模轉(zhuǎn)換器及其應(yīng)用
    9.2.1  D／A轉(zhuǎn)換器的基本工作原理
    9.2.2  并行輸入8位DA(]0832
    9.2.3  串行輸入16位I)AC855l1 
  9.3  A／D轉(zhuǎn)換器
    9.3.1  A／D轉(zhuǎn)換器的基本工作原理
    9.3.2  并行輸出8位A／D轉(zhuǎn)換器ADC0809
    9.3.3  串行輸出12位A／D轉(zhuǎn)換器ADS7RR6 
  本章小結(jié)
  習(xí)題9
第10章  VHDL硬件描述語言及數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
  10.1  概述
  10.2  VHDL程序基本結(jié)構(gòu)
    10.2.1  實(shí)體
    10.2.2  結(jié)構(gòu)體
    10.2.3  庫和程序包
    10.2.4  配置 
  10.3  VHDL的基本語法
    10.3.1  數(shù)據(jù)對象
    10.3.2  數(shù)據(jù)類型
    10.3.3  運(yùn)算操作符
  10.4  VHDL的主要描述語句
    10.4.1  并行描述語句
    10.4.2  順序描述語句
  10.5  數(shù)字電路的VHDL描述實(shí)例
    10.5.1  組合邏輯電路的VHDL描述方法
    10.5.2  時(shí)序邏輯電路的VHDL描述方法
    10.5.3  有限狀態(tài)機(jī)的VHDL設(shè)計(jì)
  10.6  數(shù)字系統(tǒng)設(shè)計(jì)
    10.6.1  數(shù)字系統(tǒng)設(shè)計(jì)方法
    10.6.2  數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
  本章小結(jié)
  習(xí)題10
  數(shù)字系統(tǒng)設(shè)計(jì)大作業(yè)
附錄  常用74系列數(shù)字集成電路分類索引表
參考文獻(xiàn)