本書(shū)圍繞負(fù)偏置溫度不穩(wěn)定性引起的集成電路老化的預(yù)測(cè)與動(dòng)態(tài)電路老化防護(hù)來(lái)展開(kāi)研究,主要針對(duì)集成電路老化的預(yù)測(cè)和集成電路老化的容忍進(jìn)行分析;對(duì)于高性能集成電路中常用的多米諾電路,針對(duì)其老化研究容忍方法,并提出對(duì)多米諾電路低功耗與抗老化的聯(lián)合優(yōu)化方法。
集成電路的制造工藝在不斷地進(jìn)步,所使用的電源電壓得到持續(xù)降低,集成電路的集成度大大提高,帶動(dòng)了集成電路產(chǎn)業(yè)的飛速發(fā)展,然而某些工藝進(jìn)步也使得集成電路的老化問(wèn)題變得日益嚴(yán)重。國(guó)際半導(dǎo)體技術(shù)路線圖(ITRS)在2011年的報(bào)告中指出,老化正成為半導(dǎo)體電路面臨的嚴(yán)峻挑戰(zhàn)。隨著集成電路特征尺寸的不斷減小,負(fù)偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability,NBTI)逐漸在集成電路老化效應(yīng)中占據(jù)主導(dǎo)地位,需要科研人員進(jìn)行深入研究。
本書(shū)圍繞NBTI引起的集成電路老化的預(yù)測(cè)與動(dòng)態(tài)電路老化防護(hù)來(lái)展開(kāi)研究。研究的內(nèi)容主要涉及:①集成電路老化的預(yù)測(cè),包括改進(jìn)了已有的預(yù)測(cè)老化的傳感器,實(shí)現(xiàn)了低開(kāi)銷的多故障同時(shí)在線監(jiān)測(cè),消除了由于結(jié)構(gòu)因素造成的誤差;②集成電路老化的容忍,尤其對(duì)于高性能集成電路中常用的多米諾電路,針對(duì)其老化,研究容忍方法,并提出對(duì)于多米諾電路低功耗與抗老化的聯(lián)合優(yōu)化方法。
本書(shū)的研究?jī)?nèi)容和主要?jiǎng)?chuàng)新點(diǎn)如下:
、僭O(shè)計(jì)出針對(duì)多目標(biāo)故障的低開(kāi)銷的電路檢測(cè)結(jié)構(gòu)。多故障同時(shí)在線檢測(cè)是目前故障檢測(cè)領(lǐng)域的研究熱點(diǎn)之一,但多故障同時(shí)在線檢測(cè)往往在功能、面積和功耗等問(wèn)題上難以取得較好折中。經(jīng)典檢測(cè)結(jié)構(gòu)采用動(dòng)態(tài)電路加上大量反饋電路構(gòu)成故障檢測(cè)的穩(wěn)定性檢測(cè)器,電路面積開(kāi)銷較大,同時(shí)在電路運(yùn)行過(guò)程中的功耗開(kāi)銷也很大。因此,設(shè)計(jì)了脈沖發(fā)生器來(lái)替代經(jīng)典電路中的穩(wěn)定性檢測(cè)器,消除了反饋電路,大大降低了電路的面積與功耗開(kāi)銷。
、谔岢鰴z測(cè)能力平衡的集成電路老化在線預(yù)測(cè)/檢測(cè)方案。針對(duì)已有的結(jié)構(gòu)晶體管串聯(lián)堆棧效應(yīng)造成的電路老化預(yù)測(cè)/檢測(cè)能力的不平衡,提出了一種利用對(duì)稱或非門來(lái)平衡檢測(cè)能力的老化預(yù)測(cè)/檢測(cè)方案。通過(guò)對(duì)穩(wěn)定性檢測(cè)器中或非門的改造,消除了由于晶體管串聯(lián)堆棧引起的誤差。
、坩槍(duì)NBTI引起的多米諾電路老化,提出一種利用補(bǔ)償電路保持其性能的方案。多米諾電路常用在高性能芯片的時(shí)序關(guān)鍵路徑上,NBTI引起的電路老化會(huì)導(dǎo)致多米諾電路時(shí)延增加、噪聲容限降低。因此設(shè)計(jì)了帶有補(bǔ)償結(jié)構(gòu)的多米諾電路,在電路老化以后開(kāi)啟補(bǔ)償電路,既延長(zhǎng)了電路的使用壽命,又不會(huì)增加大量的能量消耗。這種低功耗、容老化的技術(shù)有廣闊的應(yīng)用前景。
、芴岢隼眯菝吣J,聯(lián)合優(yōu)化多米諾電路老化和漏電流的方案。已有的對(duì)于多米諾電路漏電流進(jìn)行優(yōu)化的技術(shù)加重了多米諾電路的老化。使用輸入向量控制技術(shù)和內(nèi)部節(jié)點(diǎn)控制技術(shù),在集成電路處于休眠狀態(tài)時(shí)強(qiáng)制電路進(jìn)入老化恢復(fù)狀態(tài),并保證在休眠狀態(tài)下的低漏電流。實(shí)驗(yàn)表明,這種考慮低功耗的抑制NBTI效應(yīng)的多米諾電路技術(shù)減少了最多33%的電路老化,同時(shí)減少了最多79%的漏電流消耗,是一種有效的多目標(biāo)聯(lián)合優(yōu)化技術(shù)。
本書(shū)的出版得到國(guó)家自然科學(xué)基金青年科學(xué)基金項(xiàng)目( 61404001),國(guó)家公派高級(jí)研究學(xué)者、訪問(wèn)學(xué)者、博士后項(xiàng)目( 201708340035),安徽省高校省級(jí)自然科學(xué)研究重大項(xiàng)目( KJ2014ZD12)的資助,在此表示衷心的感謝!由于作者水平和經(jīng)驗(yàn)有限,書(shū)中難免存在不足之處,懇請(qǐng)讀者批評(píng)、指正。
前言
第1章 引言
1.1 研究的背景和意義
1.2 集成電路可靠性相關(guān)知識(shí)介紹
1.2.1 HCI效應(yīng)導(dǎo)致的集成電路老化
1.2.2 NBTI效應(yīng)引起的集成電路老化
1.2.3 亞閾值漏電流
1.3 老化研究現(xiàn)狀及其局限性
1.4 本書(shū)的研究?jī)?nèi)容及貢獻(xiàn)
1.5 本書(shū)的課題來(lái)源及組織結(jié)構(gòu)
第2章 集成電路老化的相關(guān)研究
2.1 NBTI效應(yīng)的反應(yīng)-擴(kuò)散模型
2.2 NBTI效應(yīng)引起電路衰退的預(yù)測(cè)解析模型
2.2.1 靜態(tài)NBTI效應(yīng)衰退模型
2.2.2 動(dòng)態(tài)NBTI效應(yīng)衰退模型
2.2.3 長(zhǎng)時(shí)NBTI效應(yīng)衰退精簡(jiǎn)模型
2.3 集成電路的老化預(yù)測(cè)方法
2.3.1 集成電路老化的在線預(yù)測(cè)/監(jiān)測(cè)方法
2.3.2 基于預(yù)兆單元的集成電路老化檢測(cè)/預(yù)測(cè)方案
2.3.3 集成電路硅前老化預(yù)測(cè)
2.4 集成電路的老化防護(hù)方法
2.4.1 基于電路拓?fù)浣Y(jié)構(gòu)重構(gòu)的老化防護(hù)
2.4.2 基于向量恢復(fù)的集成電路老化防護(hù)
2.4.3 基于內(nèi)部節(jié)點(diǎn)控制的集成電路老化防護(hù)
2.4.4 基于動(dòng)態(tài)調(diào)整技術(shù)的集成電路老化防護(hù)
第3章 低開(kāi)銷的信號(hào)違規(guī)檢測(cè)結(jié)構(gòu)
3.1 目標(biāo)故障
3.1.1 目標(biāo)故障類型
3.1.2 目標(biāo)故障在時(shí)序電路中的表現(xiàn)形式
3.2 低開(kāi)銷信號(hào)違規(guī)檢測(cè)器LSVD結(jié)構(gòu)
3.3 實(shí)驗(yàn)結(jié)果
3.3.1 故障檢測(cè)能力分析
3.3.2 LSVD自身抗老化分析
3.3.3 面積開(kāi)銷分析
3.3.4 功耗開(kāi)銷分析
3.4 結(jié)論
第4章 基于對(duì)稱或非門的老化預(yù)測(cè)/檢測(cè)改進(jìn)方案
4.1 老化預(yù)測(cè)及能力不平衡的原因
4.2 改進(jìn)的方案
4.3 仿真與比較
4.3.1 不同工藝尺寸下的相對(duì)誤差
4.3.2 PVT對(duì)于改進(jìn)SC的影響
4.3.3 版圖比較
4.4 總結(jié)
第5章 容忍老化的多米諾門
5.1 多米諾電路及其老化
5.1.1 有足多米諾電路和無(wú)足多米諾電路
5.1.2 多米諾電路的性能
5.1.3 NBTI效應(yīng)對(duì)于多米諾電路的影響
5.2 高扇人多米諾或門
5.3 帶有老化補(bǔ)償?shù)娜萑汤匣亩嗝字Z或門電路
5.3.1 保持器工作原理
5.3.2 輸出反相器工作原理
5.4 補(bǔ)償晶體管的控制電路
5.4.1 保持器補(bǔ)償電路控制信號(hào)KPR_ctr的產(chǎn)生
5.4.2 輸出反相器補(bǔ)償晶體管控制信號(hào)MP3_ctr的產(chǎn)生
5.4.3 控制電路的抗老化分析
5.5 老化程度對(duì)于補(bǔ)償晶體管的要求
5.6 仿真結(jié)果和性能分析
5.7 總結(jié)
第6章 低漏電流、抑制NBTI效應(yīng)的多米諾電路
6.1 休眠模式對(duì)于多米諾電路老化和漏電流的影響
6.2 本章提出的多米諾邏輯電路
6.2.1 抑制NBTI效應(yīng)引起的老化以及降低漏電流的基本思路
6.2.2 本章提出的電路技術(shù)
6.3 實(shí)驗(yàn)結(jié)果
6.3.1 固定RAS下NBTI效應(yīng)導(dǎo)致的多米諾電路性能衰退
6.3.2 RAS對(duì)于衰退減少量的影響
6.3.3 休眠模式下漏電流的降低
6.3.4 動(dòng)態(tài)功耗與面積開(kāi)銷
6.4 改進(jìn)的多米諾電路技術(shù)在芯片中的實(shí)施
6.5 結(jié)論
第7章 總結(jié)與展望
7.1 總結(jié)
7.2 展望
附錄1 PTM 65 nm模型
附錄2 專有名詞縮寫(xiě)對(duì)照表
參考文獻(xiàn)