定 價(jià):39.9 元
叢書名: 普通高等教育電子信息類規(guī)劃教材
- 作者:陳金鷹編著
- 出版時(shí)間:2015/3/1
- ISBN:9787111495123
- 出 版 社:機(jī)械工業(yè)出版社
- 中圖法分類:TP332.1
- 頁(yè)碼:287
- 紙張:膠版紙
- 版次:1
- 開本:16K
《FPGA技術(shù)及應(yīng)用》第1章從微電子技術(shù)以及由此誕生的大規(guī)模數(shù)字電路基本知識(shí)入手,介紹了VLSI電路、SOC設(shè)計(jì)技術(shù)、IP核技術(shù)。第2章介紹了以SPLD、CPLD、FPGA芯片為代表的可編程ASIC芯片技術(shù),詳細(xì)討論了他們的硬件結(jié)構(gòu)和內(nèi)部資源。第3章介紹了VHDL的基本語(yǔ)法現(xiàn)象。第4章介紹了VHDL程序的結(jié)構(gòu)組織和設(shè)計(jì)方法。第5章通過(guò)VHDL程序設(shè)計(jì)實(shí)例進(jìn)一步介紹其在工程實(shí)踐中的應(yīng)用和設(shè)計(jì)技巧。第6章通過(guò)實(shí)驗(yàn)的方式介紹軟件開發(fā)環(huán)境和工具,通過(guò)對(duì)具體設(shè)計(jì)過(guò)程細(xì)節(jié)的闡述,使讀者通過(guò)實(shí)際操作來(lái)掌握可編程ASIC芯片的開發(fā)方法。
★《FPGA技術(shù)及應(yīng)用》對(duì)FPGA/CPLD技術(shù)進(jìn)行了較為詳細(xì)的探討,本書的重點(diǎn)放在基本問(wèn)題的討論上,希望能為讀者奠定一個(gè)較好的基礎(chǔ),一遍能較容易地研究其他書籍所介紹的更深入的話題。
★本書在探討FPGA技術(shù)之前,還詳細(xì)介紹了以FPGA為代表的可編程ASIC器件的應(yīng)用技術(shù),以幫助讀者對(duì)相關(guān)領(lǐng)域有一個(gè)較為全面的了解。
第1章 集成電路基礎(chǔ)
1.1 IC基礎(chǔ)知識(shí)
1.1.1 半導(dǎo)體的基本概念
1.1.2 集成電路制造工藝
1.1.3 集成電路性能評(píng)價(jià)
1.2 集成電路中的基本邏輯電路
1.2.1 MOS晶體管的工作原理
1.2.2 數(shù)字集成電路中基本元件
1.3 SoC技術(shù)基本概念
1.3.1 VLSI設(shè)計(jì)的抽象等級(jí)
1.3.2 SOC設(shè)計(jì)技術(shù)
1.3.3 IP核的概念
1.4 信號(hào)的傳輸?shù)耐暾?br />
1.4.1 集成電路的封裝
1.4.2 信號(hào)傳輸?shù)钠ヅ?br />
1.4.3 傳輸線上信號(hào)的完整性
第2章 可編程ASIC芯片技術(shù)
2.1 ASIC技術(shù)基礎(chǔ)
2.1.1 ASIC器件的基本概念
2.1.2 可編程ASIC系統(tǒng)的設(shè)計(jì)方法
2.1.3 邊界掃描測(cè)試技術(shù)
2.2 PLD的硬件結(jié)構(gòu)
2.2.1 SPLD的硬件結(jié)構(gòu)
2.2.2 CPLD的基本概念
2.2.3 CPLD的結(jié)構(gòu)分析
2.3 FPGA的硬件結(jié)構(gòu)
2.3.1 FPGA的基本概念
2.3.2 FPGA的基本結(jié)構(gòu)分析
2.3.3 FPGA的新增資源
第3章 VHDL的基本語(yǔ)法現(xiàn)象
3.1 VHDL的基本語(yǔ)法規(guī)則
3.1.1 VHDL對(duì)標(biāo)識(shí)符的規(guī)定
3.1.2 VHDL的數(shù)據(jù)類型
3.1.3 VHDL的對(duì)象描述
3.1.4 VHDL的運(yùn)算操作符
3.2 順序語(yǔ)句和并行語(yǔ)句的描述
3.2.1 順序描述語(yǔ)句
3.2.2 并發(fā)描述語(yǔ)句
3.3 VHDL的屬性描述
3.3.1 數(shù)值類屬性
3.3.2 函數(shù)類屬性
3.3.3 信號(hào)類屬性
3.3.4 數(shù)據(jù)類型類屬性
3.3.5 數(shù)據(jù)區(qū)間類屬性
3.3.6 用戶自定義的屬性
第4章 VHDL程序的結(jié)構(gòu)
4.1 VHDL中的庫(kù)和程序包
4.1.1 庫(kù)的聲明與使用
4.1.2 程序包的聲明與使用
4.2 VHDL中的實(shí)體與結(jié)構(gòu)體
4.2.1 實(shí)體的聲明
4.2.2 結(jié)構(gòu)體的聲明
4.3 子結(jié)構(gòu)體的描述
4.3.1 進(jìn)程語(yǔ)句的描述
4.3.2 塊語(yǔ)句的描述
4.3.3 過(guò)程語(yǔ)句的描述
4.3.4 函數(shù)語(yǔ)句的描述
4.4 結(jié)構(gòu)體描述方法
4.4.1 結(jié)構(gòu)體的行為描述方式
4.4.2 結(jié)構(gòu)體的寄存器傳輸級(jí)描述方式
4.4.3 結(jié)構(gòu)體的結(jié)構(gòu)描述方式
4. 5 配置語(yǔ)句的描述
第5章 通信系統(tǒng)中的應(yīng)用設(shè)計(jì)
5.1 存儲(chǔ)器程序設(shè)計(jì)
5.1.1 只讀存儲(chǔ)器設(shè)計(jì)
5.1.2 隨機(jī)存儲(chǔ)器設(shè)計(jì)
5.1.3 先入先出存儲(chǔ)器設(shè)計(jì)
5.2 串行接口程序設(shè)計(jì)
5.2.1 RS232串行接口設(shè)計(jì)
5.2.2 SPI串行接口設(shè)計(jì)
5.3 頻率發(fā)生器設(shè)計(jì)
5.3.1 DDS控制電路設(shè)計(jì)
5.3.2 數(shù)字頻率信號(hào)發(fā)生器設(shè)計(jì)
5.4 信號(hào)檢測(cè)與調(diào)制電路設(shè)計(jì)
5.4.1 信號(hào)檢測(cè)電路設(shè)計(jì)
5.4.2 信號(hào)調(diào)制控制電路設(shè)計(jì)
第6章 軟件平臺(tái)的應(yīng)用
6.1 基于原理圖輸入的設(shè)計(jì)方法
6.2 基于IP核輸入的設(shè)計(jì)方法
6.3 基于狀態(tài)圖輸入的設(shè)計(jì)方法
6.4 基于VHDL輸入的設(shè)計(jì)方法