數(shù)字電子技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)指導(dǎo)(第2版)
定 價：28 元
叢書名：新世紀(jì)電工電子實(shí)驗(yàn)系列規(guī)劃教材
- 作者：許小軍主編
- 出版時間：2014/1/1
- ISBN：9787564147273
- 出 版 社：東南大學(xué)出版社
- 中圖法分類：TN79
- 頁碼：192頁
- 紙張：膠版紙
- 版次：2
- 開本：16K
許小軍編著的《數(shù)字電子技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)指導(dǎo)(第2版新世紀(jì)電工電子實(shí)驗(yàn)系列規(guī)劃教材)》在總結(jié)數(shù)字邏輯實(shí)驗(yàn)與課程設(shè)計(jì)方面的教學(xué)經(jīng)驗(yàn)基礎(chǔ)之上，闡述了常用的基于SSI通用集成芯片進(jìn)行數(shù)字邏輯系統(tǒng)設(shè)計(jì)的傳統(tǒng)方法，以及基于可編輯邏輯器件(cPLD／FP(認(rèn))的EDA現(xiàn)代數(shù)字邏輯系統(tǒng)的設(shè)計(jì)方法。深入淺出地介紹了傳統(tǒng)數(shù)字邏輯系統(tǒng)的設(shè)計(jì)實(shí)例，典型的EDA技術(shù)開發(fā)工具(Max+plusⅡ、QuartusⅡ)及其設(shè)計(jì)實(shí)例。本書的特色是力求使傳統(tǒng)的實(shí)驗(yàn)設(shè)計(jì)、計(jì)算機(jī)仿真實(shí)驗(yàn)設(shè)計(jì)與基于EDA技術(shù)的實(shí)驗(yàn)設(shè)計(jì)相結(jié)合，軟件仿真與硬件設(shè)計(jì)實(shí)現(xiàn)相結(jié)合，形成數(shù)字邏輯系統(tǒng)的系列設(shè)計(jì)方法。同時實(shí)驗(yàn)與課程設(shè)計(jì)要求按驗(yàn)證、綜合、創(chuàng)新不同層次設(shè)立，使讀者可由淺至深地掌握不同的數(shù)字邏輯系統(tǒng)的設(shè)計(jì)方法。
《數(shù)字電子技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)指導(dǎo)(第2版新世紀(jì)電工電子實(shí)驗(yàn)系列規(guī)劃教材)》可作為工科專業(yè)電子技術(shù)基礎(chǔ)課程的實(shí)驗(yàn)教學(xué)指導(dǎo)用書，也可供相關(guān)工程技術(shù)人員作參考。
1 常用電子儀器
1．1 DF4325型示波器
1．1．1面板上控制鍵的名稱及功能說明
1．1．2使用說明
1．2 sGl641A型函數(shù)信號發(fā)生器
1．2．1主要性能
1．2．2面板上按鍵、旋鈕的名稱及功能說明
1．2．3使用說明
1．3 DT98型數(shù)字萬用表
1．3．1主要性能
1．3．2安全事項(xiàng)
1．3．3使用說明
1．4數(shù)字電路實(shí)驗(yàn)箱
1．4．1實(shí)驗(yàn)箱的結(jié)構(gòu)
1．4．2使用說明
1．4．3實(shí)驗(yàn)注意事項(xiàng)
2 數(shù)字邏輯電路實(shí)驗(yàn)
2．1基本實(shí)驗(yàn)
2．1．1門電路邏輯功能測試
2．1．2觸發(fā)器邏輯及應(yīng)用
2．2設(shè)計(jì)型實(shí)驗(yàn)
2．2．1一位大小比較器、全加器的設(shè)計(jì)
2．2．2數(shù)據(jù)選擇器、譯碼器的應(yīng)用
2．2．3集成計(jì)數(shù)器的設(shè)計(jì)
2．3綜合應(yīng)用型實(shí)驗(yàn)
2．3．1計(jì)數(shù)、譯碼和顯示電路
2．3．2移位寄存器及其應(yīng)用
2．3．3 555集成定時器及其應(yīng)用
2．3．4數(shù)模(D／A)和模數(shù)(A／D)轉(zhuǎn)換器及其應(yīng)用
3 EWB——電子電路設(shè)計(jì)仿真
3．1概述
3．2 EWB的基本界面
3．2．1 EWB的主窗口
3．2．2 EWB的工具欄
3．2．3 EWB的元器件庫
3．3 EwB的基本操作方法
3．3．1 EWB電路的創(chuàng)建與運(yùn)行
3．3．2 EWB的基本操作方法
3．3．3 EWB軟件自配儀表的使用
3．3．4幫助功能的應(yīng)用
4 數(shù)字邏輯的(EWB仿真)實(shí)驗(yàn)
4．1基礎(chǔ)型實(shí)驗(yàn)
4．1．1門電路的性能測試
4．1．2組合邏輯電路邏輯的功能測試
4．1．3觸發(fā)器的組成及集成觸發(fā)器的性能測試
4．1．4典型時序邏輯電路的性能測試
4．1．5波形產(chǎn)生和整形電路的應(yīng)用
4．1．6 A／D和D／A轉(zhuǎn)換器的應(yīng)用
4．2設(shè)計(jì)型實(shí)驗(yàn)
4．2．1組合邏輯電路的設(shè)計(jì)
4．2．2時序邏輯電路的設(shè)計(jì)
4．3綜合型實(shí)驗(yàn)
4．3．1計(jì)數(shù)、譯碼、顯示電路
4．3．2汽車尾燈顯示電路
4．3．3競賽搶答器電路“
5 現(xiàn)代數(shù)字邏輯系統(tǒng)的設(shè)計(jì)方法
5．1可編程邏輯器件簡介
5．2 CPLD／FPGA開發(fā)環(huán)境之一——Max+plusⅡ
5．2．1 Max+plusⅡ概述
5．2．2 Max+plusⅡ的安裝、設(shè)置
5．2．3 Max+plusⅡ的license設(shè)置
5．2．4 Max+plusⅡ的設(shè)計(jì)流程
5．2．5圖形輸入法的設(shè)計(jì)過程
5．2．6項(xiàng)目編譯
5．2．7項(xiàng)目校驗(yàn)
5．2．8器件編程
5．2．9器件編程／配置
5．2．10單元練習(xí)
5．3常用工具介紹
5．4層次化設(shè)計(jì)及總線
5．4．1 Max+plusⅡ?qū)哟位O(shè)計(jì)
5．4．2 BUS(總線)
5．4．3其他輸入法
5．5 CPLD／FPGA開發(fā)軟件之二——QuartusⅡ
5．5．1 QuartusⅡ簡介
5．5．2 QuartusⅡ使用方法
5．5．3 Max+plusⅡ與QuartusⅡ的功能比較與轉(zhuǎn)換
6 數(shù)字電路課程設(shè)計(jì)任務(wù)
6．1功能擴(kuò)展型設(shè)計(jì)任務(wù)
6．1．1聲光顯示智力搶答器電路的設(shè)計(jì)
6．1．2彩燈循環(huán)顯示控制電路的設(shè)計(jì)
6．2綜合型設(shè)計(jì)任務(wù)
6．2．1交通燈控制電路
6．2．2多功能數(shù)字鐘
6．3創(chuàng)新設(shè)計(jì)電路
6．3．1電子密碼鎖的設(shè)計(jì)(一)
6．3．2電子密碼鎖的設(shè)計(jì)(二)
6．3．3出租車自動計(jì)費(fèi)電路
6．3．4汽車尾燈控制器
6．4 自行選題
6．4．1拔河游戲機(jī)
6．4．2電話鍵顯示電路
6．4．3量程可變的頻率計(jì)
6．4．4洗衣機(jī)控制電路
6．4．5電梯控制器
附錄
附錄1 Multisim軟件使用簡介
附錄2 SE一5M型EDA實(shí)驗(yàn)開發(fā)系統(tǒng)
附錄3 偉福公司開發(fā)的EDA實(shí)驗(yàn)系統(tǒng)
附錄4 常用邏輯符號對照表
附錄5 常用集成電路的型號及引腳排列圖
參考文獻(xiàn)
書單推薦
