本書按照Verilog數(shù)字系統(tǒng)設(shè)計的前端設(shè)計流程編寫，從Verilog HDL、HDL編碼指南、邏輯驗證到測試平臺，在此基礎(chǔ)上對當(dāng)前主流Altera FPGA/CPLD器件的應(yīng)用進(jìn)行介紹，并對片上可編程系統(tǒng)進(jìn)行深入探討。本書內(nèi)容由淺入深、循序漸進(jìn)，既容易入門，又能深入到集成電路設(shè)計領(lǐng)域。
本書可作為電子、計算機(jī)等信息類專業(yè)高年級本科生及研究生的教材，也可以作為集成電路設(shè)計和FPGA開發(fā)工程師的技術(shù)參考書。