緒論
0.1 數(shù)字量與模擬量
0.2 數(shù)字電路及其特點(diǎn)
0.3 數(shù)字電路的分類

第1章 邏輯代數(shù)基礎(chǔ)
1.1 數(shù)制與碼制
1.2 基本邏輯運(yùn)算
1.3 邏輯代數(shù)的基本定律與規(guī)則
1.4 邏輯代數(shù)的常用公式
1.5 邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換
1.6 邏輯函數(shù)的公式化簡(jiǎn)法
1.7 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
本章小結(jié)
習(xí)題

第2章 邏輯門電路
2.1 數(shù)字集成電路的特點(diǎn)及分類
2.2 半導(dǎo)體器件的開關(guān)特性
2.3 TTL門電路
2.4 其他類型的TTL門電路
2.5 CMOS門電路
2.6 CMOS與TTL門電路的比較
本章小結(jié)
習(xí)題

第3章 組合邏輯電路
3.1 組合邏輯電路概述
3.2 常用組合邏輯電路
3.3 用中規(guī)模集成器件（MSI）構(gòu)成組合電路的設(shè)計(jì)和分析
3.4 組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
本章小結(jié)
習(xí)題

第4章 觸發(fā)器
4.1 時(shí)序邏輯電路的特點(diǎn)
4.2 基本X5觸發(fā)器
4.3 同步RS觸發(fā)器
4.4 主從觸發(fā)器
4.5 邊沿觸發(fā)器
4.6 動(dòng)態(tài)特性
4.7 觸發(fā)器的邏輯功能
本章小結(jié)
習(xí)題

第5章 時(shí)序邏輯電路分析與設(shè)計(jì)
5.1 時(shí)序邏輯電路的分類
5.2 同步時(shí)序邏輯電路分析
5.3 同步時(shí)序邏輯電路設(shè)計(jì)
本章小結(jié)
習(xí)題

第6章 常用時(shí)序邏輯電路
6.1 寄存器
6.2 計(jì)數(shù)器
6.3 序列信號(hào)發(fā)生器
本章小結(jié)
習(xí)題

第7章 半導(dǎo)體存儲(chǔ)器
7.1 只讀存儲(chǔ)器（ROM）
7.2 隨機(jī)存取存儲(chǔ)器（RAM）
本章小結(jié)
習(xí)題

第8章 可編程邏輯器件
8.1 P10概述
8.2 可編程陣列邏輯PAL
8.3 通用陣列邏輯CAL
8.4 復(fù)雜可編程邏輯器件CPLD
8.5 現(xiàn)場(chǎng)可編程門陣列PPCA
8.6 PLD的應(yīng)用開發(fā)
本章小結(jié)
習(xí)題

第9章 脈沖電路
9.1 脈沖信號(hào)與脈沖電路
9.2 555定時(shí)器
9.3 施密特觸發(fā)器
9.4 單穩(wěn)態(tài)觸發(fā)器
9.5 多諧振蕩器
本章小結(jié)
習(xí)題

第10章 數(shù)模和模數(shù)轉(zhuǎn)換器
10.1 數(shù)模轉(zhuǎn)換器（DAC）
10.2 模數(shù)轉(zhuǎn)換器（ADC）
10.3 集成DAC，ADC及其應(yīng)用
本章小結(jié)
習(xí)題

第11章 數(shù)字系統(tǒng)分析與設(shè)計(jì)
11.1 數(shù)字系統(tǒng)概述
11.2 數(shù)字系統(tǒng)的分析
11.3 數(shù)字系統(tǒng)的設(shè)計(jì)
本章小結(jié)
習(xí)題

附錄 硬件描述語言VHDL
1 VHDL程序結(jié)構(gòu)
2 VHDL語法規(guī)則
3 VHDL并行語句
4 VHDL順序語句
5 常用組合邏輯電路設(shè)計(jì)
6 常用時(shí)序邏輯電路設(shè)計(jì)
參考文獻(xiàn)