本書圍繞數(shù)字系統(tǒng)的設(shè)計，全面介紹數(shù)字電路、脈沖電路和數(shù)字系統(tǒng)中其他電路的工作原理、分析和設(shè)計的方法。全書共12章，主要內(nèi)容包括數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導(dǎo)體存儲器、脈沖波形的產(chǎn)生與變換、數(shù)/模與模/數(shù)轉(zhuǎn)換電路、可編程邏輯器件、數(shù)字系統(tǒng)硬件設(shè)計、VHDL邏輯電路設(shè)計和Quartus軟件及仿真測試平臺。各章章首有內(nèi)容提要、學(xué)習(xí)提示，章末有本章小結(jié)、思考題與習(xí)題。
本書物理概念闡述清楚，理論聯(lián)系實際、深入淺出，可作為高等學(xué)校電氣工程、電子信息、自動化控制、機(jī)械電子、計算機(jī)科學(xué)與技術(shù)及相近專業(yè)本科生“數(shù)字電子技術(shù)基礎(chǔ)”課程的教材和教學(xué)參考書，也可作為有關(guān)工程技術(shù)人員的參考書。
數(shù)字電子技術(shù)是目前發(fā)展最快的技術(shù)領(lǐng)域之一，在數(shù)字集成電路集成度越來越高的情況下，開發(fā)數(shù)字系統(tǒng)的實用方法和用來實現(xiàn)這些方法的工具已經(jīng)發(fā)生了變化。特別是可編程邏輯器件的大量應(yīng)用，傳統(tǒng)的標(biāo)準(zhǔn)邏輯器件在應(yīng)用系統(tǒng)設(shè)計中的應(yīng)用越來越少。電子技術(shù)和微電子技術(shù)在飛速發(fā)展，各種通用的、專用的、用戶可編程的器件不斷涌現(xiàn)，目前已可以在一塊芯片上集成幾千萬個元件而構(gòu)成數(shù)字系統(tǒng)。但是，在數(shù)字電子技術(shù)中作為理論基礎(chǔ)的基本原理并沒有改變，理解大規(guī)模集成電路中的基本模塊結(jié)構(gòu)仍然需要基本單元電路的有關(guān)概念。因此，數(shù)字電子技術(shù)基礎(chǔ)課程的基本內(nèi)容仍然是介紹數(shù)字系統(tǒng)中常用的基本單元電路、基本功能模塊及基本的分析方法。
數(shù)字電子技術(shù)基礎(chǔ)是一門重要的專業(yè)基礎(chǔ)課。本書側(cè)重于闡明基本物理概念、電路的工作原理和設(shè)計方法，盡量減少繁瑣冗長的數(shù)學(xué)運算，力求做到深入淺出、便于自學(xué)。為了加強(qiáng)對概念的理解，學(xué)以致用，書中附有大量的實例以及實際應(yīng)用中需要解決的各種問題，并介紹了一些在工程中常用的分析和設(shè)計方法。每章章末附有思考題與習(xí)題，以鞏固所學(xué)知識。
全書共分12章。第1章論述了數(shù)字電路的特點和邏輯代數(shù)基礎(chǔ)，介紹邏輯代數(shù)和邏輯函數(shù)化簡。第2章是邏輯門電路，介紹了集成TTL邏輯門和CMOS邏輯門電路。第3章到第6章是本書的重點，其中第3章介紹了組合邏輯電路的分析方法、設(shè)計方法和常見的組合邏輯電路。第4章介紹了觸發(fā)器的工作原理、邏輯特性和使用方法。第5章介紹了常見的時序邏輯電路，同時針對具體電路給出分析方法和設(shè)計方法。第6章介紹了半導(dǎo)體存儲器ROM和RAM。第7章討論了各種脈沖電路的實現(xiàn)。第8章介紹了數(shù)字信號和模擬信號之間的相互轉(zhuǎn)換電路。第9章介紹了可編程邏輯器件。第10章和第11章分別介紹了VHDL語言的基本語法結(jié)構(gòu)和VHDL邏輯電路設(shè)計。第12章介紹了Quartus軟件及仿真測試平臺。讀者若希望深入了解VHDL語言，請閱讀專門介紹VHDL語言的教材或相關(guān)資料。另外，讀者在閱讀本書時，若跳過有關(guān)VHDL的內(nèi)容，也不會影響其他內(nèi)容的連貫性。
參加本書編寫工作的有：楊照輝（第1~7章）、梁寶娟（第8~9章）、黃美玲（第10~11章）、劉岳鐳（第12章）。楊照輝負(fù)責(zé)制定編寫提綱和全書的統(tǒng)稿工作。在本書編寫過程中，楚巖教授自始自終給予了熱情支持與具體指導(dǎo)，提出了極其寶貴的建議和詳盡的修改意見，鄧秋霞副教授精心審閱了全書，提出了很多有益的建議，在此一并表示衷心的感謝。限于編者的水平，書中難免會有不妥之處，懇請讀者批評指正。編者
Email: zhhyang@chd.edu.cn。
第1章 數(shù)字邏輯基礎(chǔ) 1
1.1 概述 1
1.1.1 數(shù)字量和模擬量 1
1.1.2 數(shù)字技術(shù)的特點 2
1.1.3 數(shù)字電路的發(fā)展 2
1.1.4 數(shù)字電路的研究對象、分析工具及描述方法 4
1.2 數(shù)制與數(shù)值轉(zhuǎn)換 4
1.2.1 數(shù)制 4
1.2.2 數(shù)制之間的相互轉(zhuǎn)換 6
1.3 二進(jìn)制編碼 10
1.3.1 二十進(jìn)制編碼器（BCD碼） 10
1.3.2 檢錯糾錯碼 12
1.4 三種基本邏輯運算 14
1.4.1 與運算 15
1.4.2 或運算 15
1.4.3 非運算 16
1.4.4 常用復(fù)合邏輯 17
1.5 邏輯代數(shù)基本定理 18
1.5.1 邏輯函數(shù)的基本定理 19
1.5.2 基本規(guī)則 20
1.5.3 常用公式 21
1.5.4 基本定律的應(yīng)用 23
1.6 邏輯函數(shù)及其表示方法 24
1.6.1 邏輯函數(shù)的定義 24
1.6.2 邏輯函數(shù)的表示方法 24
1.7 邏輯函數(shù)的化簡 26
1.7.1 邏輯函數(shù)化簡的意義 26
1.7.2 代數(shù)化簡法 27
1.7.3 卡諾圖化簡法 28
本章小結(jié) 37
思考題與習(xí)題 38
第2章 邏輯門電路 42
2.1 最簡單的與、或、非門電路 42
2.1.1 二極管的開關(guān)特性 43
2.1.2 三極管的開關(guān)特性 44
2.1.3 簡單的與、或、非門電路 45
2.2 TTL與非門電路 48
2.2.1 TTL與非門的工作原理 48
2.2.2 TTL與非門的外特性 50
2.2.3 TTL與非門的主要參數(shù) 53
2.2.4 抗飽和TTL電路 56
2.2.5 集電極開路與非門和三態(tài)與非門 57
2.3 CMOS門電路 61
2.3.1 NMOS邏輯門電路 61
2.3.2 CMOS邏輯門電路 62
2.3.3 CMOS傳輸門 65
2.4 邏輯門電路使用中的幾個實際問題 66
2.4.1 各種門電路之間的接口問題 66
2.4.2 多余輸入端的處理措施 68
2.4.3 集成邏輯門器件的選擇 68
本章小結(jié) 68
思考題與習(xí)題 69
第3章 組合邏輯電路 73
3.1 概述 73
3.1.1 組合邏輯電路的特點 73
3.1.2 組合邏輯電路邏輯功能描述方式 74
3.2 組合邏輯電路的分析方法 74
3.3 組合邏輯電路的設(shè)計方法 77
3.3.1 組合邏輯電路設(shè)計的基本思想 77
3.3.2 組合邏輯電路的一般設(shè)計方法 78
3.3.3 組合邏輯電路的設(shè)計舉例 79
3.4 編碼器與譯碼器 81
3.4.1 編碼器 81
3.4.2 譯碼器 86
3.5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 94
3.5.1 數(shù)據(jù)分配器 94
3.5.2 數(shù)據(jù)選擇器 94
3.6 算術(shù)運算電路 98
3.6.1 加法器 98
3.6.2 加法器應(yīng)用舉例 100
3.6.3 數(shù)值比較器 102
3.7 組合邏輯電路中的競爭冒險 104
3.7.1 產(chǎn)生競爭冒險的原因 104
3.7.2 冒險現(xiàn)象的判別 106
3.7.3 消除冒險的方法 107
本章小結(jié) 109
思考題與習(xí)題 109
第4章 觸發(fā)器 115
4.1 基本觸發(fā)器 115
4.1.1 基本觸發(fā)器的邏輯結(jié)構(gòu)和工作原理 115
4.1.2 基本觸發(fā)器功能的描述 116
4.1.3 基本觸發(fā)器的應(yīng)用 118
4.2 同步觸發(fā)器 118
4.2.1 同步RS觸發(fā)器 118
4.2.2 同步D觸發(fā)器 119
4.2.3 同步觸發(fā)器的觸發(fā)方式和空翻問題 120
4.3 主從觸發(fā)器 121
4.3.1 主從觸發(fā)器基本原理 121
4.3.2 主從觸發(fā)器一次翻轉(zhuǎn)現(xiàn)象 126
4.4 邊沿觸發(fā)器 126
4.5 觸發(fā)器類型的轉(zhuǎn)換 128
4.5.1 T觸發(fā)器和T′觸發(fā)器 128
4.5.2 觸發(fā)器的類型轉(zhuǎn)換 129
4.6 觸發(fā)器的脈沖工作特性 130
4.6.1 主從JK觸發(fā)器的脈沖工作特性 131
4.6.2 維持阻塞D觸發(fā)器的脈沖工作特性 132
本章小結(jié) 133
思考題與習(xí)題 133
第5章 時序邏輯電路 141
5.1 概述 141
5.1.1 時序邏輯電路的基本結(jié)構(gòu) 141
5.1.2 時序邏輯電路的描述方法 142
5.2 時序邏輯電路的分析方法 143
5.2.1 同步時序邏輯電路分析舉例 143
5.2.2 異步時序邏輯電路分析舉例 146
5.3 寄存器和移位寄存器 147
5.3.1 寄存器 147
5.3.2 移位寄存器 148
5.4 計數(shù)器 150
5.4.1 2n進(jìn)制計數(shù)器組成規(guī)律 150
5.4.2 集成計數(shù)器 154
5.5 常見時序邏輯電路的設(shè)計方法 158
5.5.1 同步時序邏輯電路的設(shè)計方法 158
5.5.2 任意進(jìn)制計數(shù)器的構(gòu)成方法 160
5.6 順序脈沖發(fā)生器和序列信號發(fā)生器 162
5.6.1 順序脈沖發(fā)生器 162
5.6.2 序列信號發(fā)生器 163
本章小結(jié) 165
思考題與習(xí)題 165
第6章 半導(dǎo)體存儲器 173
6.1 概述 173
6.2 只讀存儲器 174
6.3 隨機(jī)存儲器 182
本章小結(jié) 188
思考題與習(xí)題 189
第7章 脈沖波形的產(chǎn)生與變換 192
7.1 概述 192
7.2 多諧振蕩器 193
7.2.1 簡單環(huán)形振蕩器 193
7.2.2 帶RC延遲的環(huán)形振蕩器 193
7.2.3 采用石英晶體的多諧振蕩器 196
7.3 單穩(wěn)態(tài)觸發(fā)器 197
7.3.1 門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 197
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器 199
7.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 201
7.4 施密特觸發(fā)器 202
7.4.1 門電路構(gòu)成的施密特觸發(fā)器 203
7.4.2 施密特觸發(fā)器的應(yīng)用 205
7.5 555定時器及其應(yīng)用 206
7.5.1 電路組成及工作原理 206
7.5.2 555構(gòu)成的施密特觸發(fā)器 208
7.5.3 555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 208
7.5.4 555構(gòu)成的多諧振蕩器 209
本章小結(jié) 210
思考題與習(xí)題 211
第8章 數(shù)/模與模/數(shù)轉(zhuǎn)換電路 216
8.1 概述 216
8.2 數(shù)/模轉(zhuǎn)換電路 217
8.2.1 數(shù)/模轉(zhuǎn)換的基本原理 217
8.2.2 典型的D/A轉(zhuǎn)換電路 217
8.2.3 D/A轉(zhuǎn)換器的輸出方式 220
8.2.4 D/A轉(zhuǎn)換器的主要技術(shù)參數(shù) 222
8.2.5 集成D/A轉(zhuǎn)換器舉例 224
8.3 模/數(shù)轉(zhuǎn)換電路 224
8.3.1 模/數(shù)轉(zhuǎn)換的基本原理 224
8.3.2 直接A/D轉(zhuǎn)換器 226
8.3.3 間接A/D轉(zhuǎn)換器 231
8.3.4 A/D轉(zhuǎn)換器的主要技術(shù)參數(shù) 233
8.3.5 集成A/D轉(zhuǎn)換器舉例 234
本章小結(jié) 235
思考題與習(xí)題 235
第9章 可編程邏輯器件 239
9.1 概述 239
9.2 PLA和PAL的電路結(jié)構(gòu) 241
9.2.1 PLA的電路結(jié)構(gòu)與應(yīng)用舉例 241
9.2.2 PAL的電路結(jié)構(gòu)與應(yīng)用舉例 243
9.3 通用陣列邏輯 247
9.3.1 GAL器件的基本結(jié)構(gòu) 248
9.3.2 可編程輸出邏輯宏單元 249
9.3.3 GAL器件的特點 253
9.4 高密度可編程邏輯器件 253
9.4.1 典型的CPLD結(jié)構(gòu) 254
9.4.2 現(xiàn)場可編程門陣列 259
本章小結(jié) 262
思考題與習(xí)題 262
第10章 數(shù)字系統(tǒng)硬件設(shè)計 265
10.1 VHDL概述 265
10.1.1 硬件描述語言的發(fā)展 265
10.1.2 VHDL的特點 266
10.1.3 VHDL的設(shè)計技術(shù) 268
10.2 VHDL的基本設(shè)計流程 269
10.3 VHDL程序基本結(jié)構(gòu) 271
10.3.1 VHDL設(shè)計的基本單元及其構(gòu)成 272
10.3.2 實體 273
10.3.3 結(jié)構(gòu)體 274
10.3.4 庫和程序包 277
10.3.5 配置 280
10.4 VHDL數(shù)據(jù)類型與運算操作符 282
10.4.1 VHDL文字規(guī)則 282
10.4.2 標(biāo)識符及其表述規(guī)則 284
10.4.3 數(shù)據(jù)對象 285
10.4.4 數(shù)據(jù)類型 289
10.4.5 VHDL操作符 298
10.5 屬性 303
10.5.1 預(yù)定義屬性 303
10.5.2 用戶自定義屬性 306
本章小結(jié) 306
思考題與習(xí)題 307
第11章 VHDL邏輯電路設(shè)計 308
11.1 VHDL描述語句 308
11.1.1 順序語句 308
11.1.2 并行描述語句 317
11.2 組合邏輯電路設(shè)計 326
11.2.1 三態(tài)門電路和雙向端口 326
11.2.2 編碼器和譯碼器 327
11.2.3 串行進(jìn)位加法器 329
11.2.4 計算矢量中0的個數(shù)的電路 330
11.3 時序邏輯電路設(shè)計 330
11.3.1 JK觸發(fā)器 331
11.3.2 移位寄存器 332
11.3.3 數(shù)字分頻器 332
11.3.4 兩位十進(jìn)制計數(shù)器 334
本章小結(jié) 338
思考題與習(xí)題 339
第12章 Quartus軟件及仿真測試平臺 340
12.1 工程與實體 340
12.2 仿真測試 345
12.3 適配下載 349
本章小結(jié) 351
參考文獻(xiàn) 352
書單推薦
