前　言
Digital Design: Principles and Practices, Fifth Edition
本書寫給所有需要設(shè)計(jì)和構(gòu)建真正的數(shù)字電路的讀者。為達(dá)到這個(gè)目的，讀者必須掌握基本原理，同時(shí)還必須理解它們在真實(shí)世界中的工作情況。本書正是基于這種理念寫作而成的，因此，確定了“原理與實(shí)踐”這個(gè)主題。
在過去的30年里，隨著集成電路的速度和集成度的快速提高，數(shù)字設(shè)計(jì)實(shí)踐經(jīng)歷了非常大的轉(zhuǎn)變。過去，數(shù)字設(shè)計(jì)者用成千上萬的門電路和觸發(fā)器來構(gòu)建系統(tǒng)，專業(yè)課程的重點(diǎn)就是最小化和有效地利用芯片及板級(jí)資源。
現(xiàn)今，一個(gè)芯片可以包含幾千萬個(gè)晶體管并且可以利用編程的方式構(gòu)建片上系統(tǒng)。過去要實(shí)現(xiàn)這樣的系統(tǒng)，需要用幾百個(gè)包含了上百萬的單個(gè)門電路和觸發(fā)器的分立芯片來構(gòu)造。當(dāng)前成功的產(chǎn)品開發(fā)更多地受限于設(shè)計(jì)團(tuán)隊(duì)正確、完整地定義產(chǎn)品詳細(xì)功能的能力，而不是受限于團(tuán)隊(duì)將需要的所有電路集成到一個(gè)電路板或芯片上的能力。因此，現(xiàn)代專業(yè)課程的重點(diǎn)是設(shè)計(jì)方法論和軟件工具，包括硬件描述語言（HDL）。設(shè)計(jì)團(tuán)隊(duì)利用HDL可以完成非常大型的分層數(shù)字系統(tǒng)的設(shè)計(jì)。
一方面，利用HDL，我們看到典型設(shè)計(jì)的抽象層次移向單個(gè)門電路和觸發(fā)器之上的更高層次。而與此同時(shí)，芯片級(jí)和電路板級(jí)的數(shù)字電路的速度和集成度的提高，又迫使許多數(shù)字設(shè)計(jì)者在較低的電子電路級(jí)更具競爭力。
大多數(shù)稱職且非常成功的數(shù)字設(shè)計(jì)者，都能夠熟練地使用或者至少是精通上述兩個(gè)抽象層次。本書提供了高級(jí)（HDL）、低級(jí)（電子電路）以及完整的“各種中間級(jí)”（門電路、觸發(fā)器和一些較高級(jí)的數(shù)字設(shè)計(jì)構(gòu)件）層次的基礎(chǔ)知識(shí)。
目標(biāo)讀者
本書可以作為電氣工程、計(jì)算機(jī)工程或計(jì)算機(jī)科學(xué)專業(yè)數(shù)字邏輯設(shè)計(jì)課程的入門與進(jìn)階教材。那些不熟悉基本電子學(xué)概念（electronics concept）或者對(duì)數(shù)字器件的電氣特性不感興趣的計(jì)算機(jī)科學(xué)專業(yè)的學(xué)生可以跳過第14章而掌握第1章的基礎(chǔ)知識(shí)即可，書中的其他部分已盡可能地獨(dú)立于這部分內(nèi)容。另一方面，具有基本電子學(xué)基礎(chǔ)的讀者，則可通過閱讀第14章的內(nèi)容來快速掌握數(shù)字電子學(xué)知識(shí)。此外，那些不具備電子學(xué)基礎(chǔ)的學(xué)生，可以通過閱讀作者網(wǎng)站（www.ddpp.com）上的電子教材（20頁）而獲得基礎(chǔ)知識(shí)。
雖然本書是入門級(jí)的，但比起一般的普通入門教材，它卻包含更多的內(nèi)容。我希望典型的課程采用書中不超過三分之二的內(nèi)容，但是，每門課程所用到的是不同的三分之二。因此，我讓各位教師或讀者按照自己的需要去決定閱讀內(nèi)容。盡管如此，為了有助于選擇，我已經(jīng)在一些可選章節(jié)（optional section）的標(biāo)題上打了星號(hào)。一般情況下，可以跳過這些章節(jié)而不影響后續(xù)必選章節(jié)的連貫性。而且，“方框注釋”（boxed comment）中的材料通常都是可選的。
毫無疑問，有些人把本書當(dāng)作進(jìn)階教程（second course）和實(shí)驗(yàn)教程（laboratory course）來使用。高年級(jí)學(xué)生可以跳過基礎(chǔ)部分而直接進(jìn)到感興趣的部分。一旦具備了基礎(chǔ)知識(shí)，一些最重要且有趣的內(nèi)容（fun stuff）便是在許多章節(jié)和數(shù)字設(shè)計(jì)例子中采用Verilog。
并不像看起來那么長
有幾個(gè)書評(píng)家抱怨本書之前的版本都太長了，目前的這個(gè)版本要稍短一些，但還是請記住：
你并不需要閱讀所有的內(nèi)容。對(duì)大多數(shù)讀者來說可選讀的內(nèi)容都標(biāo)記有“*”。
一些“方框注釋”中的內(nèi)容通常也是可選讀的。
我遵照“參考質(zhì)量”標(biāo)準(zhǔn)撰寫本書，內(nèi)容覆蓋廣泛，因此讀者可以在后續(xù)課程中參考本書，或在以后的工作中，使用本書來更新你的知識(shí)甚或?qū)W習(xí)新知識(shí)。
各章描述
第1章給出了一些基本的定義和一些重要話題的預(yù)覽，以及數(shù)字電路的內(nèi)容，使讀者在不深入閱讀第14章的情況下，也可以完整閱讀書中其他的內(nèi)容。
第2章介紹二進(jìn)制數(shù)制和編碼。已經(jīng)從軟件課程中熟悉了二進(jìn)制數(shù)制的讀者，仍需要閱讀2.10～2.13節(jié)，以便理解硬件是如何使用二進(jìn)制編碼的。高年級(jí)的學(xué)生可以閱讀2.14節(jié)和2.15節(jié)，其中對(duì)檢錯(cuò)碼進(jìn)行了很好的介紹。每個(gè)讀者都應(yīng)該閱讀2.16.1節(jié)的內(nèi)容，因?yàn)樵谠S多現(xiàn)代系統(tǒng)中都要用到它。
第3章講述組合邏輯設(shè)計(jì)原理，包括開關(guān)代數(shù)，以及組合電路分析、綜合與最小化。
第4章從文檔標(biāo)準(zhǔn)開始介紹各種數(shù)字設(shè)計(jì)實(shí)踐，文檔標(biāo)準(zhǔn)是設(shè)計(jì)者需要掌握的最重要的內(nèi)容。然后介紹時(shí)序的概念，特別是組合型電路的時(shí)序，最后是關(guān)于HDL、設(shè)計(jì)流程和工具的討論。
第5章介紹Verilog硬件描述語言。前幾節(jié)需要通讀，但部分讀者可能希望跳過其余幾節(jié)而只在需要時(shí)再來閱讀，因?yàn)樾碌腣erilog結(jié)構(gòu)在后續(xù)章節(jié)用到時(shí)才會(huì)講述（主要是第6章）。
第6章描述了兩個(gè)“通用”組合邏輯元件ROM和PLD。然后講述兩個(gè)最常用的功能構(gòu)件—譯碼器和多路復(fù)用器，其中每一個(gè)都會(huì)給出門級(jí)和基于Verilog的設(shè)計(jì)。讀者可以從這里直接跳到第9章的狀態(tài)機(jī)，然后再回到第7章和第8章。
第7章繼續(xù)討論門級(jí)和用Verilog實(shí)現(xiàn)的組合型構(gòu)件，包括三態(tài)器件、優(yōu)先編碼器、異或和奇偶函數(shù)以及比較器，然后用一個(gè)非平凡“隨機(jī)邏輯”函數(shù)的Verilog設(shè)計(jì)實(shí)例引出結(jié)論。
第8章講述實(shí)現(xiàn)算術(shù)功能的組合型電路，包括加法和減法、移位、乘法和除法。
第9章介紹使用D觸發(fā)器的傳統(tǒng)狀態(tài)機(jī)，包括采用狀態(tài)表、狀態(tài)圖、ASM圖和Verilog的狀態(tài)機(jī)的分析和綜合。
第10章介紹其