《VHDL設(shè)計與應(yīng)用》共分為12章，包括EDA技術(shù)概述，可編程邏輯器件原理，VHDL結(jié)構(gòu)及要素，VHDL基礎(chǔ)，VHDL語句，有限狀態(tài)機(jī)，QuartusⅡ文本設(shè)計及仿真方法，QuartusⅡ原理圖設(shè)計及測試方法，ModelSim仿真，DSPBuilder設(shè)計方法，SOPC設(shè)計，優(yōu)化和時序分析。其中，前6章主要介紹VHDL語言基礎(chǔ)，后6章主要介紹VHDL語言在QuartusⅡ等開發(fā)平臺上的應(yīng)用。
《VHDL設(shè)計與應(yīng)用》適合作為電子與通信工程專業(yè)高年級本科生和碩士研究生的專業(yè)教材，也適用于控制、計算機(jī)和微電子等相關(guān)專業(yè)及工程技術(shù)人員作為參考。
第1章 EDA技術(shù)概述
1.1 EDA技術(shù)的內(nèi)涵及發(fā)展歷程
1.2 EDA技術(shù)的核心
1.3 VHDL特點(diǎn)及優(yōu)勢
第2章 可編程邏輯器件原理
2.1 PLD概述
2.2 低密度PLD
2.3 主流CPLD和FPGA公司及其器件
2.4 基于Quartus Ⅱ開發(fā)的Altera公司產(chǎn)品簡介
第3章 VHDL結(jié)構(gòu)及要素
3.1 VHDL基本單元及其構(gòu)成
3.2 端口信號賦值
3.3 庫、程序包、配置
3.4 時序電路描述
3.5 VHDL子程序
第4章 VHDL基礎(chǔ)
4.1 VHDL文字規(guī)則
4.2 VHDL數(shù)據(jù)對象
4.3 VHDL操作符
4.4 VHDL數(shù)據(jù)類型
4.5 基本仿真
第5章 VHDL語句
5.1 順序語句
5.2 并行語句
5.3 屬性描述語句
第6章 有限狀態(tài)機(jī)
6.1 狀態(tài)機(jī)基礎(chǔ)
6.2 狀態(tài)機(jī)的設(shè)計
6.3 有限狀態(tài)機(jī)的狀態(tài)編碼
6.4 非法狀態(tài)的處理
6.5 序列檢測器設(shè)計
第7章 Quartus Ⅱ文本設(shè)計及仿真方法
7.1 Quartus Ⅱ簡介
7.2 開發(fā)板簡介
7.3 Quartus Ⅱ文本輸入設(shè)計方法
7.4 Quartus Ⅱ功能和時序仿真
第8章 Quartus Ⅱ原理圖設(shè)計及測試方法
8.1 直接數(shù)字合成器設(shè)計
8.2 頻移鍵控（FSK）調(diào)制器設(shè)計
8.3 相移鍵控（BPSK）調(diào)制器設(shè)計
8.4 設(shè)計的ITAG下載和AS編程
8.5 Quartus Ⅱ內(nèi)嵌邏輯分析儀測試方法
第9章 ModelSim仿真
9.1 在ModelSim中添加Altera器件庫
9.2 ModelSim基本使用方法
9.3 ModelSim功能仿真
9.4 ModelSim時序仿真
第10章 DSP Buildel設(shè)計方法
10.1 MATLAB簡介
10.2 DSP Builder簡介
10.3 幅度調(diào)制
10.4 基于DSP Builder的DDS
10.5 DSP Builder的層次化設(shè)計
10.6 ModelSim功能仿真
10.7 ModelSim時序仿真
10.8 SignalTapⅡ波形測試
10.9 頻移鍵控調(diào)制
第11章 SOPC設(shè)計
第12章 優(yōu)化和時序分析
參考文獻(xiàn)
書單推薦
