本書根據(jù)教育部高等學(xué)校電工電子基礎(chǔ)課程教學(xué)指導(dǎo)委員會(huì)制定的“數(shù)字電子技術(shù)”課程教學(xué)的基本要求編寫修訂而成。全書內(nèi)容分為兩部分，共9章。第一部分主要內(nèi)容為數(shù)字電路基礎(chǔ)實(shí)驗(yàn)、數(shù)字電路基礎(chǔ)實(shí)驗(yàn)的Proteus仿真、數(shù)字電路綜合設(shè)計(jì)實(shí)驗(yàn)；第二部分主要內(nèi)容為VHDL語(yǔ)言基礎(chǔ)、Verilog HDL語(yǔ)言基礎(chǔ)、數(shù)字電路的CPLD/FPGA實(shí)現(xiàn)。在教學(xué)過(guò)程中，可根據(jù)不同專業(yè)、不同學(xué)時(shí)的實(shí)驗(yàn)教學(xué)要求，選擇相關(guān)內(nèi)容組織教學(xué)。本書編排結(jié)構(gòu)新穎，內(nèi)容全面、豐富，以數(shù)字電路設(shè)計(jì)、仿真、測(cè)試為主線，覆蓋了基礎(chǔ)性實(shí)驗(yàn)、設(shè)計(jì)性實(shí)驗(yàn)、綜合設(shè)計(jì)性實(shí)驗(yàn)以及計(jì)算機(jī)軟件仿真實(shí)驗(yàn)的全部?jī)?nèi)容。保證了從基礎(chǔ)到設(shè)計(jì)和綜合的全過(guò)程訓(xùn)練。本書可作為高等學(xué)校本、專科學(xué)生的數(shù)字電路實(shí)驗(yàn)教材，也可作為硬件描述語(yǔ)言與可編程器件相關(guān)課程的教材或相關(guān)課程設(shè)計(jì)的參考書
1實(shí)驗(yàn)基礎(chǔ)知識(shí)(1)
1.1數(shù)字集成電路簡(jiǎn)介(1)
1.1.1概述(1)
1.1.2TTL集成電路(1)
1.1.3CMOS集成電路(2)
1.2數(shù)字集成電路型號(hào)命名規(guī)則(3)
1.2.1國(guó)內(nèi)TTL、CMOS集成電路型號(hào)命名規(guī)則(3)
1.2.2國(guó)際TTL、CMOS集成電路型號(hào)命名規(guī)則(3)
1.3數(shù)字集成電路的主要性能參數(shù)(4)
1.3.1直流電源電壓(4)
1.3.2輸入/輸出邏輯電平(4)
1.3.3傳輸延時(shí)(5)
1.3.4輸入/輸出電流(5)
1.3.5功耗(6)
1.4數(shù)字集成電路使用注意事項(xiàng)(6)
1.5實(shí)驗(yàn)報(bào)告的基本要求(6)
2Proteus仿真軟件快速入門(8)
2.1Proteus概述(8)
2.2電路原理圖編輯(8)
2.2.1Proteus ISIS編輯環(huán)境(8)
2.2.2Proteus ISIS原理圖輸入(9)
2.2.3電路原理圖編輯實(shí)例(12)
2.3Proteus ISIS的庫(kù)元件(14)
2.3.1庫(kù)元件的分類(14)
2.3.2各子類介紹(15)
2.4Proteus中常用儀器簡(jiǎn)介(20)
2.4.1激勵(lì)源(20)
2.4.2虛擬儀器(21)
2.4.3圖表仿真工具(24)
2.5Proteus電路仿真方法(25)
2.5.1Proteus ISIS實(shí)時(shí)仿真(25)
2.5.2實(shí)時(shí)仿真中的電路測(cè)量(26)
2.5.3基于數(shù)字圖表的電路分析(27)
3數(shù)字電路基礎(chǔ)實(shí)驗(yàn)(30)
3.1常用集成門電路實(shí)驗(yàn)(30)
3.1.1實(shí)驗(yàn)?zāi)康?30)
3.1.2實(shí)驗(yàn)儀器及元器件(30)
3.1.3預(yù)習(xí)要求(30)
3.1.4實(shí)驗(yàn)原理(30)
3.1.5基礎(chǔ)性實(shí)驗(yàn)任務(wù)及要求(31)
3.1.6設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(33)
3.1.7思考題(33)
3.2組合邏輯電路實(shí)驗(yàn)（一）(33)
3.2.1實(shí)驗(yàn)?zāi)康?33)
3.2.2實(shí)驗(yàn)儀器及元器件(33)
3.2.3預(yù)習(xí)要求(34)
3.2.4實(shí)驗(yàn)原理(34)
3.2.5基礎(chǔ)性實(shí)驗(yàn)任務(wù)及要求(36)
3.2.6設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(38)
3.2.7思考題(38)
3.3組合邏輯電路實(shí)驗(yàn)（二）(38)
3.3.1實(shí)驗(yàn)?zāi)康?38)
3.3.2實(shí)驗(yàn)儀器及元器件(38)
3.3.3預(yù)習(xí)要求(39)
3.3.4實(shí)驗(yàn)原理(39)
3.3.5基礎(chǔ)性實(shí)驗(yàn)任務(wù)及要求(40)
3.3.6設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(40)
3.3.7思考題(41)
數(shù)字電路設(shè)計(jì)·仿真·測(cè)試（第二版）目錄3.4時(shí)序邏輯電路實(shí)驗(yàn)（一）(41)
3.4.1實(shí)驗(yàn)?zāi)康?41)
3.4.2實(shí)驗(yàn)儀器及元器件(41)
3.4.3預(yù)習(xí)要求(41)
3.4.4實(shí)驗(yàn)原理(41)
3.4.5基礎(chǔ)性實(shí)驗(yàn)任務(wù)及要求(44)
3.4.6設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(45)
3.4.7思考題(45)
3.5時(shí)序邏輯電路實(shí)驗(yàn)（二）(45)
3.5.1實(shí)驗(yàn)?zāi)康?45)
3.5.2實(shí)驗(yàn)儀器及元器件(45)
3.5.3預(yù)習(xí)要求(46)
3.5.4實(shí)驗(yàn)原理(46)
3.5.5基礎(chǔ)性實(shí)驗(yàn)任務(wù)及要求(48)
3.5.6設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(48)
3.5.7思考題(48)
3.6555定時(shí)器實(shí)驗(yàn)(48)
3.6.1實(shí)驗(yàn)?zāi)康?48)
3.6.2實(shí)驗(yàn)儀器及元器件(49)
3.6.3預(yù)習(xí)要求(49)
3.6.4實(shí)驗(yàn)原理(49)
3.6.5基礎(chǔ)性實(shí)驗(yàn)任務(wù)及要求(52)
3.6.6設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(52)
3.6.7思考題(53)
3.7D/A轉(zhuǎn)換器實(shí)驗(yàn)(53)
3.7.1實(shí)驗(yàn)?zāi)康?53)
3.7.2實(shí)驗(yàn)儀器及元器件(53)
3.7.3預(yù)習(xí)要求(53)
3.7.4實(shí)驗(yàn)原理(53)
3.7.5基礎(chǔ)性實(shí)驗(yàn)任務(wù)及要求(54)
3.7.6設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(55)
3.7.7思考題(56)
3.8A/D轉(zhuǎn)換器實(shí)驗(yàn)(56)
3.8.1實(shí)驗(yàn)?zāi)康?56)
3.8.2實(shí)驗(yàn)儀器及元器件(56)
3.8.3預(yù)習(xí)要求(56)
3.8.4實(shí)驗(yàn)原理(56)
3.8.5基礎(chǔ)性實(shí)驗(yàn)任務(wù)及要求(57)
3.8.6設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(58)
3.8.7思考題(58)
4數(shù)字電路基礎(chǔ)實(shí)驗(yàn)的Proteus仿真(59)
4.1邏輯門電路的仿真(59)
4.1.1與非門的功能仿真驗(yàn)證(59)
4.1.2三態(tài)門的功能仿真驗(yàn)證(59)
4.1.3三態(tài)門的應(yīng)用仿真驗(yàn)證(60)
4.1.4OC門的功能仿真驗(yàn)證(60)
4.2組合邏輯電路的仿真(61)
4.2.1二進(jìn)制譯碼器74LS138的功能仿真驗(yàn)證(61)
4.2.2編碼與譯碼顯示電路的功能仿真驗(yàn)證(61)
4.3時(shí)序邏輯電路的仿真(63)
4.3.1JK觸發(fā)器74LS76構(gòu)成二分頻、四分頻電路的功能仿真驗(yàn)證(63)
4.3.2集成計(jì)數(shù)器74LS161構(gòu)成六進(jìn)制加法計(jì)數(shù)器的功能仿真驗(yàn)證(63)
4.3.3集成計(jì)數(shù)器74LS161構(gòu)成十進(jìn)制加法計(jì)數(shù)器的功能仿真驗(yàn)證(63)
4.3.4集成計(jì)數(shù)器74LS161構(gòu)成六十進(jìn)制加法計(jì)數(shù)器的功能仿真驗(yàn)證(64)
4.4555定時(shí)器的仿真(65)
4.4.1555定時(shí)器構(gòu)成多諧振蕩器的功能仿真驗(yàn)證(65)
4.4.2555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器的功能仿真驗(yàn)證(65)
4.4.3555定時(shí)器構(gòu)成施密特觸發(fā)器的功能仿真驗(yàn)證(66)
4.5A/D與D/A轉(zhuǎn)換器的仿真(66)
4.5.1A/D轉(zhuǎn)換器的功能仿真驗(yàn)證(66)
4.5.2D /A轉(zhuǎn)換器的功能仿真驗(yàn)證(66)
4.6.3A/D與D/A聯(lián)合實(shí)驗(yàn)的仿真驗(yàn)證(67)
5數(shù)字電路綜合設(shè)計(jì)實(shí)驗(yàn)(69)
5.1數(shù)字密碼鎖設(shè)計(jì)(69)
5.1.1設(shè)計(jì)任務(wù)與要求(69)
5.1.2課題分析及設(shè)計(jì)思路(69)
5.1.3集成電路及元器件選擇(71)
5.1.4原理圖繪制與電路仿真(71)
5.1.5電路安裝與調(diào)試(71)
5.1.6設(shè)計(jì)、仿真及實(shí)驗(yàn)問題研究(71)
5.2十進(jìn)制數(shù)的動(dòng)態(tài)顯示電路設(shè)計(jì)(72)
5.2.1設(shè)計(jì)任務(wù)與要求(72)
5.2.2課題分析及設(shè)計(jì)思路(72)
5.2.3集成電路及元器件選擇(73)
5.2.4原理圖繪制與電路仿真(73)
5.2.5電路安裝與調(diào)試(73)
5.2.6設(shè)計(jì)、仿真及實(shí)驗(yàn)問題研究(74)
5.3模M的十進(jìn)制加/減可逆計(jì)數(shù)器設(shè)計(jì)(74)
5.3.1設(shè)計(jì)任務(wù)與要求(74)
5.3.2課題分析及設(shè)計(jì)思路(74)
5.3.3集成電路及元器件選擇(76)
5.3.4原理圖繪制與電路仿真(76)
5.3.5電路安裝與調(diào)試(76)
5.3.6設(shè)計(jì)、仿真及實(shí)驗(yàn)問題研究(77)
5.4多功能數(shù)字鐘設(shè)計(jì)(77)
5.4.1設(shè)計(jì)任務(wù)與要求(77)
5.4.2課題分析及設(shè)計(jì)思路(78)
5.4.3集成電路及元器件選擇(82)
5.4.4原理圖繪制與電路仿真(82)
5.4.5電路安裝與調(diào)試(82)
5.4.6設(shè)計(jì)、仿真及實(shí)驗(yàn)問題研究(82)
5.5多路搶答器設(shè)計(jì)(83)
5.5.1設(shè)計(jì)任務(wù)與要求(83)
5.5.2課題分析及設(shè)計(jì)思路(83)
5.5.3集成電路及元件選擇(85)
5.5.4原理圖繪制與電路仿真(86)
5.5.5電路安裝與調(diào)試(86)
5.5.6設(shè)計(jì)、仿真及實(shí)驗(yàn)問題研究(87)
5.6簡(jiǎn)易頻率計(jì)設(shè)計(jì)(87)
5.6.1任務(wù)與要求(87)
5.6.2課題分析及設(shè)計(jì)思路(87)
5.6.3集成電路及元器件選擇(90)
5.6.4原理圖繪制與電路仿真(90)
5.6.5電路安裝與調(diào)試(90)
5.6.6設(shè)計(jì)、仿真及實(shí)驗(yàn)問題研究(91)
5.7多路序列信號(hào)發(fā)生器設(shè)計(jì)(91)
5.7.1設(shè)計(jì)任務(wù)與要求(92)
5.7.2課題分析及設(shè)計(jì)思路(92)
5.7.3集成電路及元器件選擇(95)
5.7.4原理圖繪制與電路仿真(95)
5.7.5電路安裝與調(diào)試(96)
5.7.6設(shè)計(jì)、仿真及實(shí)驗(yàn)問題研究(97)
5.8出租車計(jì)價(jià)器控制電路設(shè)計(jì)(97)
5.8.1設(shè)計(jì)任務(wù)與要求(97)
5.8.2課題分析及設(shè)計(jì)思路(98)
5.8.3集成電路及元器件選擇(101)
5.8.4原理圖繪制與電路仿真(101)
5.8.5電路安裝與調(diào)試(101)
5.8.6設(shè)計(jì)、仿真及實(shí)驗(yàn)問題研究(101)
5.9交通信號(hào)燈控制電路設(shè)計(jì)(102)
5.9.1方案設(shè)計(jì)(102)
5.9.2組合邏輯電路設(shè)計(jì)(104)
5.9.3時(shí)序邏輯電路設(shè)計(jì)(106)
6可編程技術(shù)(109)
6.1EDA技術(shù)概述(109)
6.2硬件描述語(yǔ)言概述(110)
6.2.1VHDL(110)
6.2.2Verilog HDL(111)
6.2.3Verilog HDL與VHDL的區(qū)別(111)
6.3可編程邏輯器件概述(112)
6.3.1可編程邏輯器件簡(jiǎn)介(112)
6.3.2CPLD簡(jiǎn)介(113)
6.3.3FPGA簡(jiǎn)介(114)
6.3.4可編程邏輯器件的一般設(shè)計(jì)流程(116)
6.4SOPC技術(shù)概述(118)
6.4.1SOPC技術(shù)實(shí)現(xiàn)方式(118)
6.4.2SOPC的特點(diǎn)(120)
6.4.3SOPC系統(tǒng)開發(fā)流程(120)
7VHDL語(yǔ)言基礎(chǔ)(122)
7.1VHDL概述(122)
7.1.1VHDL簡(jiǎn)介(122)
7.1.2VHDL與Verilog HDL的比較(122)
7.2VHDL的基本結(jié)構(gòu)(123)
7.2.1實(shí)體(123)
7.2.2結(jié)構(gòu)體(125)
7.2.3庫(kù)(127)
7.2.4包(128)
7.2.5配置(129)
7.3VHDL的數(shù)據(jù)對(duì)象、數(shù)據(jù)類型和運(yùn)算操作符(130)
7.3.1VHDL數(shù)據(jù)對(duì)象(130)
7.3.2VHDL數(shù)據(jù)類型(134)
7.3.3VHDL運(yùn)算操作符(139)
7.4VHDL的順序語(yǔ)句(140)
7.4.1賦值語(yǔ)句(140)
7.4.2流程控制語(yǔ)句(140)
7.4.3等待語(yǔ)句(144)
7.4.4返回語(yǔ)句和空操作語(yǔ)句(145)
7.5VHDL的并行語(yǔ)句(146)
7.5.1并行信號(hào)賦值語(yǔ)句(146)
7.5.2進(jìn)程語(yǔ)句(148)
7.5.3元件例化語(yǔ)句(151)
7.5.4生成語(yǔ)句(152)
7.5.5并行過(guò)程調(diào)用語(yǔ)句(153)
8Verilog HDL語(yǔ)言基礎(chǔ)(156)
8.1Verilog HDL基本結(jié)構(gòu)(156)
8.1.1簡(jiǎn)單的Verilog HDL例子(156)
8.1.2Verilog HDL模板(157)
8.1.3邏輯功能定義(158)
8.2Verilog HDL詞法約束(159)
8.2.1關(guān)鍵字(159)
8.2.2標(biāo)識(shí)符(160)
8.2.3注釋(160)
8.2.4代碼編寫標(biāo)準(zhǔn)(161)
8.3數(shù)據(jù)類型(161)
8.3.1線網(wǎng)類型(161)
8.3.2寄存器類型(162)
8.3.3常數(shù)類型(163)
8.4運(yùn)算符及其表達(dá)式(165)
8.4.1算術(shù)運(yùn)算符(166)
8.4.2邏輯運(yùn)算符(166)
8.4.3位運(yùn)算符(167)
8.4.4關(guān)系運(yùn)算符(167)
8.4.5歸約運(yùn)算符(168)
8.4.6移位運(yùn)算符(168)
8.4.7條件運(yùn)算符(168)
8.4.8位拼接運(yùn)算符(168)
8.4.9運(yùn)算符的優(yōu)先級(jí)(169)
8.5語(yǔ)句及結(jié)構(gòu)(169)
8.5.1賦值語(yǔ)句(170)
8.5.2塊語(yǔ)句(172)
8.5.3條件語(yǔ)句(174)
8.5.4循環(huán)語(yǔ)句(177)
8.5.5結(jié)構(gòu)說(shuō)明語(yǔ)句(181)
8.6預(yù)編譯處理命令(187)
8.6.1宏定義預(yù)編譯處理命令(187)
8.6.2文件包含預(yù)編譯處理命令(188)
8.6.3時(shí)間尺度預(yù)編譯處理命令(189)
8.6.4條件預(yù)編譯處理指令(190)
8.7Testbench(191)
9數(shù)字電路的CPLD/FPGA實(shí)現(xiàn)(198)
9.1Quartus Ⅱ使用指南(198)
9.2組合邏輯電路實(shí)驗(yàn)(一)(209)
9.2.1實(shí)驗(yàn)?zāi)康?209)
9.2.2實(shí)驗(yàn)儀器及元器件(209)
9.2.3預(yù)習(xí)要求(209)
9.2.4實(shí)驗(yàn)內(nèi)容(209)
9.2.5思考題(214)
9.3組合邏輯電路實(shí)驗(yàn)(二)(214)
9.3.1實(shí)驗(yàn)?zāi)康?214)
9.3.2實(shí)驗(yàn)儀器及元器件(214)
9.3.3預(yù)習(xí)要求(214)
9.3.4實(shí)驗(yàn)內(nèi)容(214)
9.3.5思考題(218)
9.4時(shí)序邏輯電路實(shí)驗(yàn)(一)(218)
9.4.1實(shí)驗(yàn)?zāi)康?218)
9.4.2實(shí)驗(yàn)儀器及元器件(218)
9.4.3預(yù)習(xí)要求(218)
9.4.4實(shí)驗(yàn)內(nèi)容(218)
9.4.5思考題(223)
9.5時(shí)序邏輯電路實(shí)驗(yàn)(二)(223)
9.5.1實(shí)驗(yàn)?zāi)康?223)
9.5.2實(shí)驗(yàn)儀器及元器件(224)
9.5.3預(yù)習(xí)要求(224)
9.5.4實(shí)驗(yàn)內(nèi)容(224)
9.5.5思考題(229)
9.6多功能數(shù)字鐘設(shè)計(jì)(230)
9.6.1實(shí)驗(yàn)?zāi)康?230)
9.6.2實(shí)驗(yàn)儀器及元器件(230)
9.6.3預(yù)習(xí)要求(230)
9.6.4設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(230)
9.6.5設(shè)計(jì)思路(230)
9.6.6仿真與測(cè)試(234)
9.6.7思考題(235)
9.7簡(jiǎn)易頻率計(jì)設(shè)計(jì)(235)
9.7.1實(shí)驗(yàn)?zāi)康?235)
9.7.2實(shí)驗(yàn)儀器及元器件(235)
9.7.3預(yù)習(xí)要求(235)
9.7.4設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(235)
9.7.5設(shè)計(jì)思路(236)
9.7.6仿真與測(cè)試(238)
9.7.7思考題(240)
9.8出租車計(jì)價(jià)器控制電路設(shè)計(jì)(240)
9.8.1實(shí)驗(yàn)?zāi)康?240)
9.8.2實(shí)驗(yàn)儀器及元器件(240)
9.8.3預(yù)習(xí)要求(240)
9.8.4設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(240)
9.8.5設(shè)計(jì)思路(240)
9.8.6仿真與測(cè)試(244)
9.8.7思考題(244)
9.9交通信號(hào)燈控制電路設(shè)計(jì)(244)
9.9.1實(shí)驗(yàn)?zāi)康?244)
9.9.2實(shí)驗(yàn)儀器及元器件(245)
9.9.3預(yù)習(xí)要求(245)
9.9.4設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求(245)
9.9.5設(shè)計(jì)思路(245)
9.9.6仿真與測(cè)試(247)
9.9.7思考題(248)
附錄(249)
附錄A常用數(shù)字集成電路引腳排列圖(249)
附錄BCPLD/FPGA實(shí)驗(yàn)裝置介紹(256)
附錄CFPGA實(shí)驗(yàn)箱使用說(shuō)明書(264)
參考文獻(xiàn)(273)
書單推薦
