第1章 緒論 1
1.1 數(shù)字信號(hào)與數(shù)字電路 2
1.2 數(shù)制 3
1.2.1 十進(jìn)制 4
1.2.2 二進(jìn)制 4
1.2.3 十六進(jìn)制 4
1.2.4 不同進(jìn)制的轉(zhuǎn)換 5
1.3 補(bǔ)碼 7
1.4 編碼 9
1.4.1 十進(jìn)制代碼 10
1.4.2 循環(huán)碼 10
1.4.3 ASCII碼 11
習(xí)題 12
第2章 邏輯代數(shù)基礎(chǔ) 13
2.1 邏輯運(yùn)算 13
2.1.1 與邏輯 13
2.1.2 或邏輯 14
2.1.3 非邏輯 15
2.1.4 兩種復(fù)合邏輯 16
2.1.5 兩種特殊邏輯 17
2.2 邏輯代數(shù)中的公式 18
2.2.1 基本公式 18
2.2.2 常用公式 20
*2.2.3 關(guān)于異或邏輯 20
2.3 三種規(guī)則 21
2.3.1 代入規(guī)則 22
2.3.2 反演規(guī)則 22
2.3.3 對(duì)偶規(guī)則 23
2.4 邏輯函數(shù)的表示方法 23
2.4.1 真值表 24
2.4.2 函數(shù)表達(dá)式 24
2.4.3 邏輯圖 24
2.4.4 表示方法的相互轉(zhuǎn)換 25
2.5 邏輯函數(shù)的標(biāo)準(zhǔn)形式 28
2.5.1 標(biāo)準(zhǔn)與或式 28
2.5.2 標(biāo)準(zhǔn)或與式 29
2.6 邏輯函數(shù)的化簡(jiǎn) 30
2.7 無(wú)關(guān)項(xiàng)及其應(yīng)用 36
*2.8 硬件描述語(yǔ)言 38
2.8.1 模塊的基本結(jié)構(gòu) 38
2.8.2 Verilog基本語(yǔ)法 40
2.8.3 數(shù)據(jù)類(lèi)型 41
習(xí)題 42
第3章 門(mén)電路 46
3.1 分立元件門(mén)電路 47
3.1.1 二極管與門(mén) 48
3.1.2 二極管或門(mén) 49
3.1.3 三極管反相器 49
3.2 集成邏輯門(mén) 52
3.2.1 CMOS反相器 53
3.2.2 其他CMOS邏輯門(mén) 62
3.2.3 TTL邏輯門(mén) 65
3.3 兩種特殊門(mén)電路 74
3.3.1 OC/OD門(mén) 74
3.3.2 三態(tài)門(mén) 77
3.4 CMOS傳輸門(mén) 80
*3.5 Verilog中的基元和操作符 83
3.5.1 Verilog中的基元 84
3.5.2 操作符 84
3.6 設(shè)計(jì)項(xiàng)目 88
習(xí)題 90
第4章 組合邏輯器件 94
4.1 組合邏輯電路概述 94
4.2 組合電路的分析與設(shè)計(jì) 94
4.2.1 組合電路設(shè)計(jì) 95
4.2.2 組合電路分析 97
4.3 常用組合邏輯器件 99
4.3.1 編碼器 99
4.3.2 譯碼器 103
4.3.3 數(shù)據(jù)選擇器與數(shù)據(jù)分配器 110
4.3.4 加法器 115
4.3.5 數(shù)值比較器 119
4.3.6 奇偶校驗(yàn)器 122
4.4 組合電路中的競(jìng)爭(zhēng)冒險(xiǎn) 124
4.4.1 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象 124
4.4.2 競(jìng)爭(zhēng)冒險(xiǎn)的檢查方法 125
4.4.3 競(jìng)爭(zhēng)冒險(xiǎn)的消除方法 126
*4.5 邏輯功能的三種描述方法 127
4.5.1 結(jié)構(gòu)描述 127
4.5.2 數(shù)據(jù)流描述 128
4.5.3 行為描述 129
4.6 設(shè)計(jì)項(xiàng)目 134
習(xí)題 135
第5章 鎖存器與觸發(fā)器 139
5.1 基本鎖存器及其描述方法 139
5.2 門(mén)控鎖存器 144
5.3 脈沖觸發(fā)器 146
5.4 邊沿觸發(fā)器 150
5.5 邏輯功能和動(dòng)作特點(diǎn) 154
*5.6 鎖存器與觸發(fā)器的描述 155
5.7 設(shè)計(jì)項(xiàng)目 157
習(xí)題 158
第6章 時(shí)序邏輯器件 162
6.1 時(shí)序邏輯電路概述 162
6.2 時(shí)序電路的功能描述 164
6.2.1 狀態(tài)轉(zhuǎn)換表 164
6.2.2 狀態(tài)轉(zhuǎn)換圖 165
6.2.3 時(shí)序圖 165
6.3 時(shí)序電路的分析與設(shè)計(jì) 166
6.3.1 時(shí)序電路分析 166
6.3.2 時(shí)序電路設(shè)計(jì) 169
6.4 寄存器與移位寄存器 177
6.4.1 寄存器 177
6.4.2 移位寄存器 179
6.5 計(jì)數(shù)器 184
6.5.1 同步計(jì)數(shù)器設(shè)計(jì) 184
6.5.2 異步計(jì)數(shù)器分析 194
6.5.3 其他進(jìn)制計(jì)數(shù)器的改接 197
6.5.4 兩種特殊計(jì)數(shù)器 203
6.6 兩種時(shí)序單元電路 206
6.6.1 順序脈沖發(fā)生器 206
6.6.2 序列信號(hào)產(chǎn)生器 208
*6.7 時(shí)序邏輯電路的描述 212
6.7.1 寄存器的描述 212
6.7.2 計(jì)數(shù)器的描述 214
6.7.3 一般時(shí)序電路的描述 215
6.8 設(shè)計(jì)項(xiàng)目 217
6.8.1 交通燈控制器的設(shè)計(jì) 217
6.8.2 簡(jiǎn)易頻率計(jì)的設(shè)計(jì) 220
6.8.3 數(shù)碼管控制電路的設(shè)計(jì) 222
習(xí)題 222

第7章 半導(dǎo)體存儲(chǔ)器 227
7.1 ROM 227
7.2 RAM 231
7.2.1 SRAM 232
7.2.2 DRAM 233
7.3 存儲(chǔ)容量的擴(kuò)展 234
7.4 ROM的應(yīng)用 235
7.4.1 實(shí)現(xiàn)組合邏輯函數(shù) 235
7.4.2 實(shí)現(xiàn)代碼轉(zhuǎn)換 236
7.4.3 構(gòu)成函數(shù)發(fā)生器 237
*7.5 可編程邏輯器件 237
7.5.1 基于乘積項(xiàng)結(jié)構(gòu)的PLD 238
7.5.2 基于查找表結(jié)構(gòu)的FPGA 243
*7.6 存儲(chǔ)器的描述 245
7.7 設(shè)計(jì)項(xiàng)目 246
7.7.1 DDS信號(hào)源設(shè)計(jì) 246
7.7.2 LED點(diǎn)陣驅(qū)動(dòng)電路設(shè)計(jì) 248
習(xí)題 251
第8章 脈沖電路 254
8.1 描述脈沖的主要參數(shù) 254
8.2 555定時(shí)器及應(yīng)用 255
8.2.1 施密特電路 256
8.2.2 單穩(wěn)態(tài)電路 260
8.2.3 多諧振蕩器 266
8.3 設(shè)計(jì)項(xiàng)目 271
習(xí)題 272
第9章 數(shù)模與模數(shù)轉(zhuǎn)換器 277
9.1 D/A轉(zhuǎn)換器 277
9.1.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 277
9.1.2 R2R梯形網(wǎng)絡(luò)D/A轉(zhuǎn)換器 279
9.1.3 D/A轉(zhuǎn)換器的性能指標(biāo) 281
9.2 A/D轉(zhuǎn)換器 283
9.2.1 采樣保持電路 283
9.2.2 量化與編碼電路 284
9.2.3 A/D轉(zhuǎn)換器的性能指標(biāo) 292
*9.3 有限狀態(tài)機(jī)的設(shè)計(jì)方法 292
9.3.1 狀態(tài)機(jī)的一般設(shè)計(jì)方法 293
9.3.2 狀態(tài)編碼 294
9.3.3 狀態(tài)機(jī)設(shè)計(jì)示例 295
9.4 設(shè)計(jì)項(xiàng)目 302
9.4.1 可編程增益放大器的設(shè)計(jì) 303
9.4.2 數(shù)控直流穩(wěn)壓電源的設(shè)計(jì) 304
9.4.3 溫度測(cè)量電路的設(shè)計(jì) 306
習(xí)題 307
附錄A 常用門(mén)電路邏輯符號(hào)對(duì)照表
309
附錄B 常用數(shù)字器件引腳速查 310
參考文獻(xiàn) 312