原書(shū)前言在20多年前的1990年，在一個(gè)帶狀記錄儀儀器裝配線(xiàn)上我碰到一件觸動(dòng)我的事情。在一批新記錄儀的測(cè)試階段，儀器電子控制板上出現(xiàn)了一些計(jì)數(shù)器不能計(jì)數(shù)的奇怪現(xiàn)象，問(wèn)題的起源是計(jì)數(shù)器的供電電源存在較大并且相對(duì)高頻率的環(huán)路噪聲，在改進(jìn)與上市中面臨的壓力很大，這種噪聲產(chǎn)生的真正原因困擾了生產(chǎn)、設(shè)計(jì)和研發(fā)組。這件事觸動(dòng)了我，其實(shí)相當(dāng)簡(jiǎn)單，這些芯片供電電源網(wǎng)絡(luò)的高速振蕩電流導(dǎo)致了使得儀器功能失效的這些噪聲，而這些噪聲可以通過(guò)在供電電源線(xiàn)路上增加一個(gè)大的電感來(lái)得到減弱。一個(gè)手動(dòng)制作的環(huán)狀鐵質(zhì)電感通過(guò)串聯(lián)加入到電源線(xiàn)路，電源不再如往常一樣發(fā)生振蕩，計(jì)數(shù)器按照設(shè)定進(jìn)行工作，噪聲令人吃驚地被抑制掉了。我很快和制造平臺(tái)設(shè)計(jì)研發(fā)組的總裁一起開(kāi)了設(shè)計(jì)總結(jié)會(huì)，作為當(dāng)時(shí)的慣例，盡管我的設(shè)計(jì)方案非常前沿，像我這樣的年輕人還是沒(méi)有機(jī)會(huì)參與這種級(jí)別的總結(jié)會(huì)的。那時(shí)人們生產(chǎn)了大量的鐵心電感產(chǎn)品，并且改變了設(shè)計(jì)方法，這使得錄音機(jī)的生產(chǎn)能以最短的時(shí)間向前推進(jìn)。我從未清楚地去計(jì)算這種改進(jìn)設(shè)計(jì)帶來(lái)的利益是多少，但是在計(jì)數(shù)器芯片數(shù)字電路中供電網(wǎng)絡(luò)采用一種低通濾波器之前，大量的串聯(lián)電感和去耦電容一起被使用，通過(guò)這些事實(shí)可以大概猜出上述設(shè)計(jì)帶來(lái)的利益情況。這種設(shè)計(jì)改變了供電網(wǎng)絡(luò)的共振頻率，消除了采用這種電感器之前存在的一個(gè)共振，減弱了由于計(jì)數(shù)器采用整個(gè)電路系統(tǒng)專(zhuān)用頻率進(jìn)行計(jì)數(shù)而激發(fā)的共振噪聲。
　　在大約20年以后的2010年，在為一個(gè)高速路由器芯片設(shè)計(jì)實(shí)現(xiàn)一個(gè)GHz級(jí)時(shí)鐘分配網(wǎng)絡(luò)的時(shí)候，作為老朋友的自感現(xiàn)象又出現(xiàn)了。在常規(guī)設(shè)計(jì)中會(huì)完全忽略片上互連電感，隨著芯片頻率朝著每秒種十億個(gè)時(shí)鐘周期發(fā)展以及自感相關(guān)影響逐步深入到可以和全局時(shí)鐘分配的互連電感相比擬，我非常有興趣對(duì)這種現(xiàn)象進(jìn)行研究。電感不僅能改善時(shí)鐘的上升和下降時(shí)間，從而降低時(shí)鐘抖動(dòng)（jitter），通過(guò)對(duì)時(shí)鐘分配系統(tǒng)中時(shí)鐘驅(qū)動(dòng)級(jí)中的過(guò)驅(qū)動(dòng)延時(shí)進(jìn)行仔細(xì)設(shè)計(jì)，能減少芯片的時(shí)鐘偏差（skew）。此外，也可能在將4GHz的時(shí)鐘芯片分配到芯片外圍的I／O電路時(shí)，降低電阻的趨膚效應(yīng)。總之，對(duì)這種現(xiàn)象進(jìn)行研究，可以大大地優(yōu)化設(shè)計(jì)。
　　多年以后，waxingeloquent的在線(xiàn)文章討論了在時(shí)鐘和功率分配網(wǎng)絡(luò)仿真中考慮電感的必要性，我在一篇研究性論文中提出通過(guò)考慮互連電感，能很好地優(yōu)化芯片中使用的金屬。通過(guò)包括電感、關(guān)鍵的互連細(xì)節(jié)信息的實(shí)際的物理布局仿真，能更深入地理解電源完整性?xún)?yōu)化、功耗和芯片，包括去耦電容物理布局。第一本關(guān)于集成電路的電源完整性分析和管理的書(shū)籍在2010年出版，這本書(shū)的出版是在我第一次碰到這種電感現(xiàn)象的20年之后。在這段時(shí)間我竟然耗費(fèi)了很多心血去研究絕熱邏輯這一塊現(xiàn)在被放棄的領(lǐng)域，這個(gè)研究領(lǐng)域充滿(mǎn)草率的假設(shè)和采用簡(jiǎn)化的RC模型，忽略任何電路的實(shí)際細(xì)節(jié)，如我認(rèn)識(shí)20多年的電感問(wèn)題。
　　通過(guò)這些情況，你也許能正確地判斷出我正在對(duì)隨著集成電路特征尺寸逐步縮小情況下的電源完整性問(wèn)題進(jìn)行研究，在片上互連評(píng)估和優(yōu)化研究中將考慮電感的影響。但是，看到一些出版物中繼續(xù)在功率網(wǎng)格的實(shí)際物理仿真中忽略電荷的流動(dòng)慣性，采用一些近似和非物理的仿真方法，這會(huì)使讀者看不到電源完整性退化中的共振或者波的傳輸特性，甚至?xí)�決定了噪聲的峰值幅度。這種近似和有限層面的分析將不可能察覺(jué)到一些瞬時(shí)的物理噪聲現(xiàn)象，如在水力學(xué)和光學(xué)物理頻譜中出現(xiàn)的畸形波（指一種分布非常陡峭，峰值遠(yuǎn)高于周?chē)�的局域波）就屬于這種情況。這很好理解，對(duì)于一個(gè)給定的連續(xù)電磁頻譜，在光纖中能看到的畸形波，在電磁系統(tǒng)中也能看到，只是在頻譜幅度小幾個(gè)數(shù)量級(jí)。在關(guān)于集成電路電源完整性的第一本書(shū)中揭示了片上功率網(wǎng)格中關(guān)于入射噪聲波的電容透鏡效應(yīng)仿真，給本書(shū)很大的支持。電感和實(shí)際的物理效應(yīng)會(huì)導(dǎo)致明顯的延時(shí)，也會(huì)引起人們揭示芯片功率網(wǎng)格物理現(xiàn)象的興趣。假設(shè)互連網(wǎng)格沒(méi)有電感就如假設(shè)鐘擺沒(méi)有質(zhì)量，系統(tǒng)不具有勢(shì)能和動(dòng)能，換句話(huà)說(shuō)，這是不可能的，這是一個(gè)非物理的系統(tǒng)。因此，我出版的這本書(shū)但愿能有助于現(xiàn)代電源完整性分析和驗(yàn)證的物理仿真，在本書(shū)中采用了一些高級(jí)的抽象畫(huà)和基于物理現(xiàn)象的仿真方法。
　　本書(shū)也是第一次廣泛討論了學(xué)術(shù)界、工業(yè)界和實(shí)驗(yàn)階段的關(guān)于電源完整性的一些成果，從電路和芯片設(shè)計(jì)者的觀點(diǎn)出發(fā)討論說(shuō)明電源完整性退化和它的復(fù)雜性。這本書(shū)也在一些細(xì)節(jié)上討論電源管理和低功耗設(shè)計(jì)對(duì)電源完整性退化的影響。先前的一些書(shū)關(guān)注建模、仿真和分析，對(duì)于設(shè)計(jì)者來(lái)說(shuō)，可能更關(guān)注他們碰到的實(shí)際問(wèn)題，尤其希望在設(shè)計(jì)早期就能關(guān)注一些細(xì)節(jié)問(wèn)題，從而能對(duì)系統(tǒng)設(shè)計(jì)和工藝限制的問(wèn)題提前想好對(duì)策。
　　在特征尺寸達(dá)到納米級(jí)，3D集成的年代，集成電路設(shè)計(jì)中面臨非常嚴(yán)酷的現(xiàn)實(shí)問(wèn)題：電源完整性退化將帶來(lái)嚴(yán)格的限制，需要很多的理論和經(jīng)驗(yàn)知識(shí)來(lái)進(jìn)行處理，這個(gè)問(wèn)題將會(huì)由于在垂直方向上集成額外的有源電路而變得更加復(fù)雜。