第3章門電路


教學提示： 了解各種門電路的結(jié)構(gòu)和工作原理，有助于對門電路外特性的理解。掌握各種門電路的外特性具有實際意義。教學要求： 要求學生了解各種門電路的結(jié)構(gòu)、工作原理和性能，掌握門電路的外特性、集成門電路多余輸入端的處理方法和TTL電路與CMOS電路的接口。3.1概述能夠?qū)崿F(xiàn)基本邏輯運算和復合邏輯運算的單元電路稱為邏輯門電路，簡稱門電路。門電路的種類很多，按照實現(xiàn)的邏輯關(guān)系的不同，可以分為與門、或門、非門、與非門、或非門、與或非門、異或門和同或門； 按照電路元件的結(jié)構(gòu)形式不同，可以分為分立元器件門電路和集成門電路。其中集成門電路按照集成度（即每一片硅片中所含邏輯門或元器件數(shù)）又可分為小規(guī)模集成門電路（Small Scale Integration，SSI），其集成度為1~10個門/片； 中規(guī)模集成門電路（Medium Scale Integration，MSI），其集成度為10~100個門/片； 大規(guī)模集成門電路（Large Scale Integration，LSI），其集成度為大于100個門/片； 超大規(guī)模集成門電路（Very Large Scale Integration，VLSI），其集成度為超過10萬個門/片。按照制造工藝的不同，分為TTL（Transistor�睺ransistor Logic）門電路和CMOS（Complementary Metal�睴xide Semiconductor）門電路。在門電路中，輸入、輸出的高、低電平信號都有一定的范圍，對高、低電平具體的精確值要求不高，只要電路能夠區(qū)分高、低電平的狀態(tài)即可，所以對晶體管的精度要求不高，這也是數(shù)字電路與模擬電路的一個不同之處。3.2分立元器件門電路3.2.1二極管與門1. 電路結(jié)構(gòu)




圖3��1二極管與門


利用二極管的單向?qū)щ娦钥梢越M成二極管與門 (diode AND gate)。最簡單的二極管與門如圖3��1所示。該電路有兩個輸入端A、B和一個輸出端Y。
2. 電路的工作原理假設電源電壓VCC= 5V，從A、B端輸入的高、低電平分別為VIH=3V，VIL=0V，二極管的正向?qū)�通電壓�?.7V。由圖可知，當A、B端均輸入低電平時，二極管D1、D2都導通，輸出端Y的電位為0.7V； 當A、B兩端中有一個輸入為低電平，另一個輸入為高電平時，則必有一個二極管導通，而另一個二極管截止，此時輸出端Y的電位為0.7V； 當A、B端均輸入高電平時，二極管D1、D2都導通，輸出端Y的電位為3.7V。由以上分析得到圖3��1電路的工作狀態(tài)表如表3��1所示，對其進行狀態(tài)賦值得到真值表如表3��2所示。由真值表可以寫出邏輯表達式為Y=AB，所以該電路為二極管與門。




表3��1圖3��1電路的工作狀態(tài)表


A/VB/VY/V
000.7030.7300.7333.7




表3��2圖3��1電路的真值表


ABY
000010100111


3.2.2二極管或門1. 電路結(jié)構(gòu)
最簡單的二極管或門（diode OR gate）如圖3��2所示。該電路有兩個輸入端A、B和一個輸出端Y。


圖3��2二極管或門


2. 電路的工作原理假設從A、B端輸入的高、低電平分別為VIH=3V，VIL=0V，二極管的正向?qū)�通電壓�?.7V。由圖3��2可知，當A、B端均輸入低電平時，二極管D1、D2都截止，輸出端Y的電位為0V； 當A、B兩端中有一個輸入為低電平，另一個輸入為高電平時，則必有一個二極管導通，而另一個二極管截止，此時輸出端Y的電位為2.3V； 當A、B端均輸入高電平時，二極管D1、D2都導通，輸出端Y的電位為2.3V。由以上分析得到圖3��2電路的工作狀態(tài)表如表3��3所示，對其進行狀態(tài)賦值得到真值表如表3��4所示。由真值表可以寫出邏輯表達式為Y=A B，所以該電路為二極管或門。


表3��3圖3��2電路的工作狀態(tài)表


A/VB/VY/VA/VB/VY/V


000302.3032.3332.3


表3��4圖3��2電路的真值表


ABYABY


000101011111
3.2.3三極管非門三極管在模擬電子電路中主要起放大作用，所以三極管主要工作在放大區(qū)。在數(shù)字電子電路中，三極管主要起開關(guān)作用，即三極管的動作特點是通和斷。而三極管工作在截止區(qū)時，IB≈0，IC≈0，相當于開關(guān)斷開狀態(tài)，當三極管工作在飽和區(qū)時，VCES≈0.3V，相當于開關(guān)閉合狀態(tài)。利用工作在截止區(qū)或飽和區(qū)的三極管可以組成三極管非門電路。


圖3��3三極管非門 


1. 電路結(jié)構(gòu)三極管非門（transistor NOT gate）如圖3��3所示。該電路有一個輸入端A和一個輸出端Y。2. 電路的工作原理假設電源電壓VCC= 5V，從A端輸入的高、低電平分別為VIH=3V，VIL=0V。由圖可知，當A端輸入低電平時，三極管將截止，輸出端Y的電位將接近于 5V； 當A端輸入為高電平時，三極管將飽和導通，輸出端Y的電位約為0.3V。由以上分析得到圖3��3電路的工作狀態(tài)表如表3��5所示，對其進行狀態(tài)賦值得到真值表如表3��6所示。由真值表可以寫出邏輯表達式為Y=，所以該電路為三極管非門，又稱反相器（inverter）。




表3��5圖3��3電路的工作狀態(tài)表


A/VY/V


0530.3




表3��6圖3��3電路的真值表


AY


0110


在圖3��3電路中，電阻RB2和電源-VEE主要是為了保證三極管在輸入低電平時三極管可靠地截止。由于它們的接入，即使輸入的低電平信號稍大于零，也能使三極管的基極為負電位，從而使三極管能可靠地截止，輸出為高電平。3.3TTL門電路前面介紹的二極管門電路的優(yōu)點是結(jié)構(gòu)簡單，但是在許多門級聯(lián)時，由于二極管有正向壓降，這樣會使得邏輯信號電平偏離原來的數(shù)值而趨近未定義區(qū)域。因此，實際電路中，二極管門電路通常必須帶一個晶體管放大器來恢復邏輯電平，這就是TTL門電路方案。TTL電路是目前雙極型數(shù)字集成電路中應用最多的一種，它又分為不同系列，主要有74系列、74L系列、74H系列、74S系列、74LS系列等，它們主要在功耗、速度和電源電壓范圍方面有所不同。本節(jié)主要介紹74系列TTL電路，然后再對其他系列作以簡單介紹。3.3.1TTL非門的電路結(jié)構(gòu)和工作原理1. 電路結(jié)構(gòu)
TTL非門是TTL門電路中電路結(jié)構(gòu)最簡單的一種。典型的TTL非門電路如圖3��4所示。電路的輸入端為A，輸出端為Y。


圖3��4TTL非門電路


圖3��4所示的電路由3部分組成： T1、RB1和D1組成輸入級，T2、RC2和RE2組成倒相級，T3、T4和RC3組成輸出級。因為該電路的輸入端和輸出端均為三極管結(jié)構(gòu)，所以稱為TTL門電路。2. 電路的工作原理假設電源電壓VCC=5V，VIH=3.4V，VIL=0.2V，PN結(jié)導通壓降VON=0.7V，RB1=4kΩ，RC2=1.6kΩ，RE2=1kΩ，RC3=130Ω。當A端輸入為VIL時，T1的發(fā)射結(jié)必然導通，T1的基極電位為vB1=VIL VON=0.9V。因此T2的發(fā)射結(jié)不會導通。由于T1的集電極回路電阻是RC2和T2的集電結(jié)反向電阻之和，阻值非常大，因此T1工作在深度飽和狀態(tài)，VCES1≈0V，T1的集電極電流極小。T2截止后，其集電極電位vC2為高電平，而發(fā)射極電位vE2為低電平，從而使T3導通、T4截止，輸出為高電平VOH


VOH≈VCC-2VON=5-1.4=3.6V


當A端輸入為VIH時，如果不考慮T2的存在，則三極管T1的基極電位vB1可能達到VIH VON=3.4 0.7=4.1V。而實際的情況是： 三極管T1的基極電位達到2.1V時，因為三極管T1的集電結(jié)、T2的發(fā)射結(jié)、T4的發(fā)射結(jié)相串聯(lián)，同時導通，使三極管T1的基極電位被鉗位在2.1V，集電極的電位為1.4V。而T1的發(fā)射極輸入電位為3.4V，三極管的這種工作狀態(tài)相當于發(fā)射極和集電極對調(diào)，稱為倒置。因為T2、T4導通，所以VOL≈0.3V。又因為vC2≈0.7 0.3=1.0V，因此T3截止。由以上分析可以看出，圖3��4所示電路的輸出與輸入之間的邏輯關(guān)系為Y=，所以該電路為非門。在圖3��4中，因為T2集電極輸出的電壓信號和發(fā)射極輸出的電壓信號變化的方向相反，所以由T2組成的電路稱為倒相級。在輸出級T3和T4總是一個導通，一個截止，處在這種工作狀態(tài)下的輸出電路稱為推拉式（Push�瞤ull）電路。圖中D1是輸入端鉗位二極管，它可以抑制輸入端可能出現(xiàn)的負極性干擾脈沖，以保護集成電路的輸入端不會因為負極性輸入脈沖的作用而使三極管T1的發(fā)射結(jié)過流而損壞。二極管D2的作用是確保T4飽和導通時T3可靠地截止。3. 電壓傳輸特性描述門電路的輸出電壓與輸入電壓之間關(guān)系的曲線叫做電壓傳輸特性。圖3��4的電壓傳輸特性如圖3��5所示。


圖3��5TTL非門的電壓傳輸特性


當vI＜0.7V時，相當于輸入信號為低電平，三極管T3導通，T4截止，輸出信號為高電平，對應的曲線為AB段，該工作區(qū)為截止區(qū)。當0.7V＜vI＜1.3V時，三極管T2導通，但T4仍然截止，這時三極管T2工作在放大區(qū)，隨著輸入電壓vI的增加，輸出電壓vO將減小，輸出電壓隨著輸入電壓按線性規(guī)律變化，對應的曲線為BC段，該工作區(qū)為線性區(qū)。當1.3V＜vI＜1.5V時，三極管T2和T4將同時導通，三極管T3迅速截止，輸出電壓vO將迅速下降為低電平，對應的曲線為CD段，輸出電壓在該段曲線的中點發(fā)生轉(zhuǎn)折跳變，所以該工作區(qū)為轉(zhuǎn)折區(qū)。轉(zhuǎn)折區(qū)中點所對應的輸入電壓值稱為閾值電壓或門檻電壓，用VTH表示，圖3��5中的VTH=1.4V。




圖3��6輸入端噪聲容限示意圖
當vI＞1.5V時，相當于輸入信號為高電平，三極管T3截止，T4導通，輸出信號為低電平，對應的曲線為DE段，該工作區(qū)為飽和區(qū)。4. 輸入端噪聲容限噪聲容限（noise margin）是指保證邏輯門完成正常邏輯功能的情況下，邏輯門的輸入端所能承受的最大干擾電壓值。噪聲容限包括輸入為低電平時的噪聲容限VNL和輸入為高電平時的噪聲容限VNH。圖3��6給出了噪聲容限的示意圖。其中，VOH(min)為輸出高電平的下限，VOL(max)為輸出低電平的上限，VIH(min)為輸入高電平的下限，VIL(max)為輸入低電平的上限。在將兩個門電路直接連接時，前一級門電路的輸出就是后一級門電路的輸入，為了保證邏輯電平傳輸?shù)恼�確性，必須滿足VOH(min)＞VIH(min)，VOL(max)＜VIL(max)。由此可得輸入為高電平時的噪聲容限為


VNH=VOH(min)-VIH(min)（3��1）


輸入為低電平時的噪聲容限為


VNL= VIL(max)-VOL(max)（3��2）


74系列門電路的標準參數(shù)為VOH(min)=2.4V，VOL(max)=0.4V，VIH(min) =2.0V，VIL(max)=0.8V，所以VNH=0.4V，VNL=0.4V。5. 傳輸延遲時間在TTL非門電路中，由于二極管和三極管從截止變?yōu)閷�通或從導通變�(yōu)榻刂苟夹枰�一定的時間，且二極管和三極管內(nèi)部的結(jié)電容對輸入信號波形的傳輸也有影響。在非門電路的輸入端加上理想的矩形脈沖信號，門電路輸出信號的波形將變壞。非門電路輸入信號和輸出信號波形示意圖如圖3��7所示。


圖3��7TTL非門電路傳輸延遲時間
由圖3��7可見，輸出信號波形延遲輸入信號波形一段時間，描述這種延遲特征的參數(shù)有導通傳輸時間tPHL和截止傳輸時間tPLH。導通傳輸時間tPHL描述輸出電壓從高電平跳變到低電平時的傳輸延遲時間。截止傳輸時間tPLH描述輸出電壓從低電平跳變到高電平時的傳輸延遲時間。導通傳輸時間tPHL和截止傳輸時間tPLH通常由實驗測定，在集成電路手冊上通常給出平均傳輸延遲時間tpd，具體計算公式為




tpd=tPHL tPLH2（3��3）


3.3.2 TTL非門的外特性TTL門電路的內(nèi)部結(jié)構(gòu)雖然復雜，但在實際使用的過程中，應主要考慮TTL門電路的外特性，也即門電路的輸入特性和輸出特性。1. 輸入特性在TTL門電路中，描述輸入電流隨輸入電壓變化情況的函數(shù)稱為TTL門電路的輸入特性。對于TTL非門，若規(guī)定流入TTL門電路的電流為正，流出為負，則其輸入特性如圖3��8所示。


圖3��8TTL非門的輸入特性
圖3��8中的IIS稱為輸入短路電流，是指輸入電壓vI=0時的輸入電流值。對于圖3��4所示的電路，IIS的值為


IIS=-VCC-VONRB1=-5-0.74≈-1mA（3��4）


低電平輸入電流一般用IIS來代替。IIH稱為輸入漏電流或高電平輸入電流，是指輸入信號為高電平時的輸入電流值。由前面的分析可知，當輸入信號為高電平時，三極管T1工作在倒置狀態(tài)，此時三極管的電流放大倍數(shù)β很小，一般在0.01以下，所以IIH的值很小。74系列門電路每個輸入端的IIH值在40μA以下。輸入信號在高、低電平之間的情況比較復雜，在此不作介紹。2. 輸出特性在TTL門電路中，描述輸出電壓隨輸出電流變化情況的函數(shù)稱為TTL門電路的輸出特性。輸出特性包括高電平輸出特性和低電平輸出特性。
（1） 高電平輸出特性在圖3��4所示的非門電路中，當輸出為高電平時，T3和D2導通，T4截止，輸出端的等效電路如圖3��9（a）所示。這時T3工作在射極輸出狀態(tài)，電路的輸出電阻很小。在負載電流較小的范圍內(nèi)，負載電流的變化對VOH的影響很小。隨著負載電流iL絕對值的增加，RC3上的壓降也隨之加大，最終將使T3的b�瞔結(jié)變?yōu)檎�向偏置，T3進入飽和狀態(tài)。這時T3將失去射極跟隨功能，因而VOH隨著iL絕對值的增加幾乎線性地下降。TTL非門高電平輸出特性如圖3��9（b）所示。


圖3��9TTL非門高電平輸出等效電路和輸出特性


從曲線上可以看出，在|iL|<5mA的范圍內(nèi)，VOH變化很小。當iL>5mA以后，隨著iL絕對值的增加VOH下降較快。考慮到輸出功率等因素的影響，實際的高電平輸出電流的最大值要比5mA小得多。集成電路手冊上給出的74系列門電路的高電平輸出電流大約為0.4mA。（2） 低電平輸出特性當輸出為低電平時，門電路的輸出級三極管T4飽和導通而三極管T3截止，輸出端的等效電路如圖3��10（a）所示。由于T4飽和導通時c�瞖間的內(nèi)阻很小，通常在10Ω以內(nèi)，所以負載電流iL增加時輸出的低電平VOL僅稍有升高。TTL非門的低電平輸出特性如圖3��10（b）所示。從曲線可以看出，VOL與iL的關(guān)系在較大的范圍內(nèi)基本呈線性。


圖3��10TTL非門低電平輸出等效電路和輸出特性
3. 負載特性（1） 輸入端負載特性在具體使用門電路時，有時需要在輸入端與地之間或輸入端與信號的低電平之間接入負載電阻RP，如圖3��11（a）所示。當RP在一定范圍內(nèi)增大時，由于輸入電流流過RP會產(chǎn)生壓降，其數(shù)值也隨之增大，反應兩者之間變化關(guān)系的曲線叫做輸入負載特性，如圖3��11（b）所示。


圖3��11TTL非門輸入端經(jīng)電阻接地時的等效電路和負載特性
由圖3��11可知，vI與RP之間的關(guān)系為


vI=RPRP RB1(VCC-vBE1) （3��5）


式（3��5）表明在RP�頡B1的條件下，vI與RP近似成正比。但是當vI上升到1.4V以后，三極管T2和T4的發(fā)射結(jié)同時導通，vB1被鉗位在2.1V左右，這時即使RP再增大，vI也不會再升高，而是維持在1.4V左右。按照圖3��4中的參數(shù)計算，當RP增加到大約2kΩ時，vI即上升到1.4V。




圖3��12門電路帶負載的情況
（2） 輸出端帶負載能力門電路的輸出端根據(jù)不同的需要通常都帶有不同的負載，門電路輸出端典型的負載也是門電路，描述門電路輸出端最多能夠帶的門電路數(shù)稱為門電路的扇出系數(shù)（Fan�瞣ut），門電路帶負載的情況如圖3��12所示�！纠�題3.1】設圖3��12所示電路中門電路的輸入特性和輸出特性如圖3��8、圖3��9和圖3��10所示，這些門電路的IIH=40μA，IOH=0.4mA，要求VOH≥3.2V，VOL≤0.2V，求門電路的扇出系數(shù)。解： 由圖3��12可知，G1門電路的負載電流是所有負載門的輸入電流之和。首先計算滿足VOL≤0.2V時可帶負載的數(shù)目N1。由圖3��10（b）可以查到，VOL=0.2V時的負載電流iL=16mA。由圖3��8可以查到，vI=0.2V時每個門的輸入電流為iI=-1mA，于是得到電流絕對值間的關(guān)系為


N1|iI|≤iL


即N1≤iL|iI|=16然后計算滿足VOH≥3.2V時可帶負載的數(shù)目N2。由圖3��9（b）可以查到，VOH=3.2V時的負載電流iL=-7.5mA。但因為|IOH|=0.4mA，故應取|iL|=0.4mA計算。又有IIH=40μA，于是得到


N2IIH≤|iL|


即N2≤|iL|IIH=10取N1和N2中較小的數(shù)為門電路的扇出系數(shù)，所以該電路的扇出系數(shù)為N=10。3.3.3其他類型的TTL門電路1. TTL與非門
 74系列TTL與非門（NAND gate）的典型電路如圖3��13所示。它與圖3��4所示的TTL非門電路的主要區(qū)別就是在輸入端改成了多發(fā)射極三極管。


圖3��13TTL與非門
在圖3��13中，只要A、B當中有一個接低電平VIL=0.2V，則T1必有一個發(fā)射結(jié)導通，并將T1的基極電位vB1鉗位在0.9V，這時T2和T4都不導通，T3導通，輸出為高電平VOH。只有當A、B兩端同時輸入為高電平VIH=3.4V時，T2和T4同時導通，T3截止，輸出為低電平VOL。因此，Y和A、B之間為與非的邏輯關(guān)系，即Y=AB。比較圖3��4和圖3��13可知，TTL與非門電路的輸出級和TTL非門電路的輸出級完全相同，因此，非門的輸出特性也適用于與非門。但是由于輸入級不同，所以輸入特性有所區(qū)別。對于圖3��13所示的與非門，每個輸入端的輸入特性（其他的輸入端懸空）和非門相同。但是如果將兩個輸入端并聯(lián)使用，這時總的低電平輸入電流與只有一個輸入端接低電平時相同，而總的高電平輸入電流則為兩個輸入端的高電平輸入電流之和。在圖3��13中，與的功能是用多發(fā)射極三極管來實現(xiàn)的，增加發(fā)射極的數(shù)目，即可擴大輸入端的數(shù)目，就可以做成多輸入端的與非門。2. TTL或非門典型的TTL或非門（NOR gate）電路如圖3��14所示。不難看出，這個電路是在圖3��4的基礎上附加了T′1、T′2、D′1、R′B1而得到的，且該部分電路結(jié)構(gòu)與T1、T2、D1、RB1組成的電路完全相同。所以當A、B當中任何一端輸入為高電平VIH=3.4V時，都將使T2或T′2導通，并使T4導通、T3截止，輸出為低電平VOL。只有在A、B兩端同時輸入為低電平VIL=0.2V時，T2和T′2同時截止，并使T3導通，T4截止，輸出為高電平VOH。因此Y和A、B之間是或非的邏輯關(guān)系，即Y=A B。比較圖3��4和圖3��14，TTL或非門電路的輸出級和TTL非門電路的輸出級完全相同，因此，非門的輸出特性也適用于或非門。由于每個或輸入端都分別接在各自的輸入三極管上，所以將n個或輸入端并聯(lián)使用時，無論總的高電平輸入電流還是總的低電平輸入電流都等于各個輸入端輸入電流的n倍。3. 與或非門TTL與或非門(AND�睴R�睮NVERT gate)電路如圖3��15所示。該電路是在圖3��14的基礎上，將三極管T1和T′1改為多發(fā)射極三極管而得到的。容易得出，只有兩組輸入信號A、B或C、D當中任何一組輸入同時為高電平時，輸出為低電平，否則輸出為高電平。因此電路的輸出信號Y與輸入信號A、B、C、D之間是與或非的邏輯關(guān)系，即Y=AB CD。




圖3��14TTL或非門




圖3��15TTL與或非門


4. 異或門TTL異或門（Exclusive�睴R gate）電路如圖3��16所示。當A、B同時為低電平時，T4和T5同時截止，并使T7和T9導通而使T8截止，輸出為低電平。而A、B同時為高電平時，T6和T9導通，T8截止，輸出為低電平。當A、B狀態(tài)不同（一個為高電平，一個為低電平）時，T6截止。同時，A、B當中的一個高電平輸入使T4、T5中的一個導通，并使T7截止。由于T6和T7同時截止，因而使T9截止而T8導通，輸出為高電平。因此A、B和Y之間為異或邏輯關(guān)系，即Y=A�軧。5. 集電極開路的門電路（OC門）在用門電路組成各種類型的邏輯電路時，如果可以將兩個或兩個以上的門電路輸出端直接并聯(lián)使用，可能對簡化電路有很大幫助。但是一般的TTL門電路輸出并聯(lián)連接時，若并聯(lián)的幾個門電路的輸出狀態(tài)不一樣，則這幾個門電路的輸出電路上可能有較大的電流流通，如圖3��17所示。由于串聯(lián)電路的連接電阻僅有幾十到一百多歐姆，所以電路的電流將會高達幾十毫安。在這種情況下，就會造成集成電路由于過度發(fā)熱而損壞，也就是說，一般推拉式輸出的邏輯門電路，不能將其輸出端并聯(lián)連接使用的。另外，在推拉式輸出級的門電路中，電源一經(jīng)確定，輸出的高電平也就固定了，因而無法滿足對輸出不同高低電平的需要。此外，推拉式電路結(jié)構(gòu)也不能滿足驅(qū)動較大電流、較高電壓負載的要求。




圖3��16TTL異或門






圖3��17TTL門電路輸出并聯(lián)


（1） 電路結(jié)構(gòu)若將圖3��4所示電路中的輸出三極管T3及周圍的元器件去掉，將三極管T4的集電極開路就可以組成集電極開路的門電路（Open Collector Gate），簡稱OC門電路。


圖3��18集電極開路非門電路結(jié)構(gòu)和邏輯符號
集電極開路門電路的結(jié)構(gòu)和邏輯符號如圖3��18所示。OC門電路在工作時需要外接負載電阻R和電源V′CC。只要電阻的阻值和電源電壓的數(shù)值選擇得當，就能夠做到既保證輸出


圖3��19OC非門輸出端并聯(lián)
使用的接法
的高、低電平符合要求，又能保證輸出端三極管的負載電流不過大。電阻R的作用是，當三極管T4截止時，將三極管T4的集電極的電位提高，使門電路能夠輸出高電平信號，所以負載電阻R又稱為上拉電阻。（2） 線與電路OC門的輸出端可以并聯(lián)使用。比如在圖3��19所示的電路中，輸入信號A、B與輸出Y之間的邏輯真值表如表3��7所示。由表3��7可以看出，兩個門電路的輸出端并聯(lián)使用的結(jié)果等效于與邏輯關(guān)系，所以圖3��19所示的電路又稱為線與，其輸入與輸出之間的邏輯關(guān)系為


Y=Y1·Y2=·=A B （3��6）




表3��7圖3��19電路的真值表


ABY1Y2Y


00111011001001011000
線與之后，輸出的低電平仍然為TTL門電路的低電平等級（約為0.2V），但高電平的輸出取決于V′CC的值。在空載的情況下，最高電平輸出接近于V′CC的值； 在有負載的情況下，則根據(jù)負載的要求來確定�？梢�，OC門使用上更具有靈活性，適合于不同高電平電壓等級輸入的要求。另外，有些OC門的輸出管足以承受較大電流和較高電壓，如SN7407輸出管允許的最大負載電流為40mA，截止時耐壓30V，足以驅(qū)動小型繼電器。




圖3��20高電平輸出時R的計算電路
（3） 上拉電阻阻值的計算上拉電阻阻值的計算分高電平輸出和低電平輸出兩種情況。假設將n個OC門的輸出端并聯(lián)使用，負載是m個TTL與非門的輸入端。高電平輸出情況如圖3��20所示。當所有OC門同時截止時，輸出為高電平。此時，每個與非門的輸入端口都有輸入電流IIH流入，m個輸入端口共有mIIH輸入電流流過上拉電阻R； 同時每一個OC門的輸出端也有漏電流IOH流入，n個輸出端共有nIOH輸出漏電流流過上拉電阻R。根據(jù)KCL可得，上拉電阻R上的總電流是上述各電流的總和，此時上拉電阻R的值為允許最大值Rmax： 


Rmax=V′CC-VOHnIOH mIIH（3��7）


低電平輸出情況如圖3��21所示。此時，對于與非門電路，每一個門電路輸入端口只流出一個輸入短路電流|IIS|，m′個與非門電路共有m′個|IIS|輸入短路電流流入OC門電路的輸出端（若是或非門電路，每一個輸入端口都有輸入短路電流流出，設每個或非門電路有n′個輸入端，則m′個或非輸入端口共有m′n′個|IIS|輸入短路電流流入OC門電路的輸出端）； 同時上拉電阻R上的電流I也流入OC門電路的輸出端； 在OC門電路輸出端口只有一個是低電平，其余都是高電平的情況下，所有的電流都流入輸出為低電平的OC門的輸出端口，該門電路的輸出級電路將流過最大的電流ILM，根據(jù)KCL可得，上拉電阻R上的電流是ILM與m′|IIS|的差，此時上拉電阻R的值為允許最小值Rmin： 


Rmin=V′CC-VOLILM-m′|IIS|（3��8）


上拉電阻R的取值應介于式（3��7）和式（3��8）所規(guī)定的最大值和最小值之間。除了反相器和與非門以外，與門、或門、或非門等都可以做成集電極開路的門電路輸出結(jié)構(gòu)，而且外接上拉電阻的計算方法也相同。




圖3��21低電平輸出時R的計算電路






圖3��22例題3.2的電路圖


【例題3.2】電路如圖3��22所示。已知電源電壓V′CC=5V，OC與非門G1、G2的輸出管截止時的漏電流IOH=200μA，輸出管導通時的最大負載電流ILM=16mA，要求OC門輸出的高電平VOH≥3.4V，VOL≤0.4V，G3、G4、G5均為TTL與非門，它們的低電平輸入短路電流為IIS=-1mA，高電平輸入電流為IIH=40μA。請計算電路中的上拉電阻R的值。解： 由電路圖可知，該電路是由兩個OC與非門輸出端并聯(lián)和三個兩輸入端與非門組成，即n=2，m′=3,m=6。根據(jù)式（3��7）可得


Rmax =V′CC-VOHnIOH mIIH=5-3.42×0.2 16×0.04=2.5kΩ


根據(jù)式（3��8）可得


Rmin=V′CC-VOLILM-m′|IIS|=5-0.416-3×1=0.354kΩ


所以取上拉電阻R=2kΩ。6. 三態(tài)輸出門電路為了實現(xiàn)多個邏輯門電路輸出能夠?qū)崿F(xiàn)并聯(lián)連接使用，除了采用OC門以外，還可以采用三態(tài)門。（1） 電路結(jié)構(gòu)和工作原理三態(tài)輸出門（Three State Output Gate，TS）是在普通門電路的基礎上附加控制電路而構(gòu)成的。在三態(tài)輸出的門電路中，輸出端除了有高電平和低電平兩種狀態(tài)外，還有第三種狀態(tài)——高阻態(tài)（Z）�？刂贫说碗娖接行У娜龖B(tài)輸出反相器的電路結(jié)構(gòu)和邏輯符號如圖3��23（a）所示。圖中的控制端EN為低電平（EN=0）時，P點為高電平，二極管截止，電路的工作狀態(tài)和普通的反相器沒有區(qū)別。這時Y=A，根據(jù)輸入信號A的情況，輸出可能是高電平，也可能是低電平。而當控制端EN為高電平（EN=1）時，P點為低電平，T2和T4截止。同時，由于二極管D1導通，T3的基極電位被鉗位在0.7V，使T3截止。由于T3和T4同時截止，所以輸出端呈高阻狀態(tài)。這樣，輸出端就有三種狀態(tài)： 高電平、低電平和高阻狀態(tài)，所以將該門電路稱為三態(tài)門。圖3��23中的（b）和（c）分別為國標和美國標準的三態(tài)反相器邏輯符號。因為三態(tài)門存在高阻態(tài)，所以三態(tài)門電路的輸出端可以并聯(lián)使用。


圖3��23控制端低電平有效的三態(tài)輸出反相器的電路圖和邏輯符號
控制端為高電平有效的三態(tài)輸出反相器的電路圖和邏輯符號如圖3��24所示。由圖3��24可見其電路結(jié)構(gòu)與圖3��23（a）只差一個反向器，其余部分相同，所以在此不再贅述。 
圖3��24控制端高電平有效的三態(tài)輸出反相器的電路圖和邏輯符號
（2） 三態(tài)門電路的應用因為三態(tài)門的輸出端可以并聯(lián)使用，所以可以用三態(tài)門電路組成開關(guān)電路，如圖3��25所示。當EN為低電平0時，三態(tài)門G1為高阻態(tài)，選通三態(tài)門G2，電路的輸出信號Y=； 當EN為高電平1時，三態(tài)門G1被選通，而三態(tài)門G2為高阻態(tài)，電路的輸出信號為Y=�？梢钥闯鍪鼓芏薊N的狀態(tài)決定將哪一個數(shù)據(jù)取反后輸出，相當于一個開關(guān)的作用。在計算機系統(tǒng)中，為了減少各個單元電路之間連線的數(shù)目，希望能在同一條導線上分時傳遞若干個門電路的輸出信號。這時可以用三態(tài)門接成總線結(jié)構(gòu)，如圖3��26所示。只要在工作時控制各個門的使能端EN，使其輪流等于0，而且任何時候僅有一個等于0，就可以把各個門的輸出信號輪流送到公共的傳輸線（總線）上而互不干擾。用三態(tài)門還可以實現(xiàn)數(shù)據(jù)的雙向傳輸，實現(xiàn)數(shù)據(jù)的雙向傳輸?shù)娜龖B(tài)門電路如圖3��27所示。當EN=0時，三態(tài)門G1被選通而G2為高阻態(tài)，數(shù)據(jù)D1經(jīng)反相后送到總線上去。當EN=1時，三態(tài)門G2被選通而G1為高阻態(tài)，來自總線的數(shù)據(jù)經(jīng)G2反相后由D2送出。




圖3��25用三態(tài)門組成的開關(guān)電路




圖3��26用三態(tài)門接成總線結(jié)構(gòu)




圖3��27用三態(tài)門實現(xiàn)數(shù)據(jù)的雙向傳輸


3.3.4TTL系列門電路許多年來，設計者不斷地對TTL門電路進行改進，從最早的74系列、74H系列，發(fā)展到74S系列、74LS系列，再到后來的74AS系列、74ALS系列、74F系列。所有的TTL系列都是兼容的，它們用同樣的電源電壓和邏輯電平，但每個系列在速度、功耗和價格上各有優(yōu)點。
最早的TTL邏輯門系列是由Sylvania于1963年提出的，德州儀器公司使其被廣泛應用，其“7400系列”型號門電路和其他TTL元件很快成為工業(yè)標準。后來用改變電路內(nèi)部電阻阻值的方法生產(chǎn)過74H（高速TTL）和74L（低耗TTL）兩種改進系列。74H系列采用低電阻以減少傳播延遲時間，但同時增加了電路的功耗。而74L系列采用高電阻以減少功耗，但同時增加了傳輸延遲時間。如果用傳輸延遲時間與每個門功耗的乘積——dp積（delay�瞤ower product）來描述TTL電路的綜合品質(zhì)，則74H和74L系列與74系列相比，dp積并未得到改善。因此，不久這兩種系列就被隨后出現(xiàn)的74S、74LS系列取代。在74S（Schottky TTL）系列電路中采用了抗飽和的肖特基三極管，獲得了比74系列更短的傳輸延遲時間，不過功耗仍然高于74系列。隨后出現(xiàn)的74LS系列（低耗Schottky TTL）系列同時采用了肖特基三極管和較大的電阻阻值，并改進了電路結(jié)構(gòu)，所以其dp積優(yōu)于以上幾個系列。74LS系列的速度與74系列相當，但功耗僅為74系列的1/5。因此，74LS系列成為設計TTL門電路應用系統(tǒng)的首選系列。后來隨著集成電路工藝水平的不斷提高和電路結(jié)構(gòu)的改進，又出現(xiàn)了新的肖特基邏輯系列74AS（高級Schottky TTL）、74ALS（高級低耗Schottky TTL）和74F（快速TTL）。74AS系列的速度大約是74S的兩倍，而功耗幾乎相同。74ALS系列比74LS功耗更低，速度更高。74F系列在功耗和速度上介于74AS和74ALS之間。未來74ALS將逐步取代74LS系列而成為TTL邏輯系列中的主流產(chǎn)品，而74F系列也許會成為高速系統(tǒng)設計中使用的主要系列。表3��8列出了各種TTL系列門的主要特性參數(shù)，根據(jù)這些信息，可以分析TTL門電路的外部特性，而不必知道內(nèi)部TTL電路的設計細節(jié)。通常，一個特定元件的輸入和輸出特性與表3��8中給出的典型值有所不同，因此在分析和設計實際電路時，必須經(jīng)常參考制造廠商的數(shù)據(jù)手冊。


表3��8TTL系列門的主要特性參數(shù)


參數(shù)名稱與符號單位
系列
7474S74LS74AS74ALS74F




輸入低電平最大值VIL（max）V0.80.80.80.80.80.8輸入高電平最小值VIH(min)V2.02.02.02.02.02.0輸出低電平最大值VOL(max)V0.40.50.50.50.50.5輸出高電平最小值VOH(min)V2.42.72.72.72.72.7低電平輸入電流最大值IIL(max)mA-1.0-2.0-0.4-0.5-0.2-0.6高電平輸入電流最大值IIH(max)μA405020202020低電平輸出電流最大值IOL(max)mA1620820820高電平輸出電流最大值IOH(max)mA-0.4-1.0-0.4-2-0.4-1傳輸延遲時間tpdns9391.743每個門的功耗mW1019281.24延遲�补�耗積（dp積）pJ90571813.64.812


3.4CMOS門電路3.4.1CMOS反相器的電路結(jié)構(gòu)和工作原理






圖3��28CMOS反相器的
電路結(jié)構(gòu)
CMOS反相器的電路結(jié)構(gòu)如圖3��28所示。由圖3��28可以看出，它由一個N溝道增強型MOS管T1和一個P溝道增強型MOS管T2組成，所以該電路稱為互補對稱式金屬氧化物半導體電路，簡稱CMOS電路。圖中兩個管的柵極相連作為輸入端A，兩個管的漏極相連作為輸出端Y。假設電源電壓VDD= 5V，輸入信號的高電平VIH=5V，低電平VIL=0V，并且VDD大于T1的開啟電壓和T2的開啟電壓的絕對值之和。當輸入信號A為高電平1時，T1管導通，T2管截止，輸出信號Y為低電平0； 當輸入信號A為低電平0時，T1管截止，T2管導通，輸出信號Y為高電平1。因此，該電路的輸出信號與輸入信號之間為非的邏輯關(guān)系，即Y=。CMOS反相器是CMOS集成門電路的基本單元。在CMOS電路中，因P溝道MOS管在工作的過程中僅相當于一個可變電阻值的漏極電阻，所以T2管稱為負載管； 而N溝道MOS管在工作的過程中起到輸出信號、驅(qū)動后級電路的作用，所以T1管稱為驅(qū)動管。3.4.2其他類型的CMOS門電路1. CMOS與非門的電路結(jié)構(gòu)和工作原理
 將兩個CMOS反相器的負載管并聯(lián)，驅(qū)動管串聯(lián)，就組成了CMOS與非門，電路如圖3��29所示。 當輸入信號A、B同時為高電平時，驅(qū)動管T1和T2導通，負載管T3和T4截止，輸出為低電平； 當輸入信號A、B同時為低電平時，驅(qū)動管T1和T2截止，負載管T3和T4導通，輸出為高電平； 當輸入信號A、B中一個為低電平，另一個為高電平時，驅(qū)動管T1和T2中總有一個導通，一個截止，驅(qū)動管串聯(lián)，總結(jié)果為斷開，負載管總是一個導通，另一個截止，負載管并聯(lián)，總結(jié)果為通，電路的輸出信號為高電平。因此輸出信號Y與輸入信號A、B之間為與非的邏輯關(guān)系。2. CMOS或非門的電路結(jié)構(gòu)和工作原理將兩個CMOS反相器的負載管串聯(lián)，驅(qū)動管并聯(lián)，就組成了CMOS或非門，電路如圖3��30所示。




圖3��29CMOS與非門電路圖




圖3��30CMOS或非門電路


當輸入信號A、B全為低電平0時，驅(qū)動管Tl和T2截止，負載管T3和T4導通，輸出為高電平信號1； 當輸入信號A、B全為高電平1時，驅(qū)動管Tl和T2導通，負載管T3和T4截止，輸出為低電平信號0； 當輸入信號A、B中有一個為高電平，而另一個為低電平時，驅(qū)動管中有一個導通，一個截止，驅(qū)動管相并聯(lián)，總結(jié)果為通，負載管中一個截止，一個導通，負載管串聯(lián)，總結(jié)果為斷，電路輸出為低電平。因此輸出信號Y與輸入信號A、B之間為或非的邏輯關(guān)系。CMOS門電路除了上面介紹的與非門和或非門以外，同樣也有與或非門、異或門、漏極開路門和三態(tài)門電路，這些門電路的作用和符號與TTL門電路的相同，這里不再贅述。3.4.3CMOS傳輸門電路的組成和工作原理CMOS傳輸門（transmission gate）是由一個N溝道MOS管和一個P溝道MOS管并聯(lián)組成的，電路如圖3��31所示。圖中，兩個MOS管的柵極為傳輸門電路的控制端。當控制端C為高電平1，為低電平0時，傳輸門導通，數(shù)據(jù)可以從左邊傳到右邊，也可以從右邊傳到左邊，即傳輸門可以實現(xiàn)數(shù)據(jù)的雙向傳輸。當控制端C為低電平0，而為高電平1時，傳輸門截止，不能傳輸數(shù)據(jù)，也即為高阻態(tài)。


圖3��31CMOS傳輸門電路和邏輯符號
在圖3��31中，vI、vO可以是模擬信號，這時傳輸門可以作為模擬開關(guān)使用。利用CMOS傳輸門和反相器可以構(gòu)成雙向模擬開關(guān)，如圖3��32（a）所示。控制信號C作為N溝道場效應管的柵極控制信號，C經(jīng)過反相器取反后得到信號作為P溝道場效應管的柵極控制信號，因此只要有一個控制信號即可控制電路的連接與斷開。雙向模擬開關(guān)的邏輯圖和邏輯符號如圖3��32（b）和圖3��32（c）所示。


圖3��32CMOS雙向模擬開關(guān)電路圖及邏輯符號
3.4.4CMOS系列門電路的性能比較到目前為止，CMOS門電路已經(jīng)有4000系列、HC和HCT系列、VHC和VHCT系列、FCT和FCT�睺系列等定型產(chǎn)品。4000系列是最早投放市場的CMOS數(shù)字集成電路定型產(chǎn)品，其優(yōu)點是低功耗，但是速度低，而且不易于與當時最流行的TTL邏輯系列相匹配。因此逐漸被能力更強的CMOS系列所取代。HC（High�瞫peed CMOS，高速CMOS）和HCT（High�瞫peed CMOS，TTL compatible，高速CMOS，TTL兼容）系列是高速CMOS邏輯系列的簡稱。與4000系列相比，HC/HCT系列具有更高的速度和更強的電流吸收和提供能力。HCT系列采用的電源電壓為5V，可以與TTL器件互相配合使用； 而HC系列用于只采用CMOS邏輯的系統(tǒng)中，并可用2~6V的電源。高電源電壓用于高速器件，低電源電壓用于低功耗器件，它不能與TTL器件互相配合使用。VHC（Very High�瞫peed CMOS）和VHCT（Very High�瞫peed CMOS，TTL compatible）是新一代的CMOS系列器件，它們的工作速度是HC/HCT的兩倍，并可與前輩系列保持向后兼容性。它們輸入電平不同，但輸出特性是完全一樣的。HCT/VHCT電路可以由TTL器件來驅(qū)動。VHC和VHCT邏輯系列是由幾個公司制造的，包括Motorola、Fairchild和Toshiba。而Texas Instruments和Philips只制造那些相似的但規(guī)格不一致的兼容系列，它們是AHC和AHCT，其中“A”代表“先進的”。在20世紀90年代初，又出現(xiàn)了一種CMOS系列——FCT（Fast CMOS，TTL compatible），它的主要優(yōu)點是： 在減少功耗并與TTL完全兼容的條件下，能達到和超過最好的TTL系列的速度和輸出驅(qū)動能力，它的輸出高電平能達到5V。但在高速應用中，當輸出從0V上升到5V時，會產(chǎn)生很大的功耗和噪聲。因此，后來又出現(xiàn)了FCT�睺（Fast CMOS，TTL compatible with TTL VOH），它降低了高電平輸出電壓，減少了功耗和開關(guān)噪聲，而且它可以提供或吸收大量的電流，低電平時可達到64mA。在諸多系列的CMOS電路產(chǎn)品中，只要產(chǎn)品型號最后的數(shù)字相同，它們的邏輯功能就是一樣的。例如74/54HC00、74/54HCT00、74/54VHC00、74/54VHCT00、74/54FCT00等的邏輯功能是一樣的，它們都是具有4個2輸入端的與非門。但是，它們的電氣性能和參數(shù)就大不相同了。74系列和54系列僅在工作溫度范圍上有所區(qū)別，而其他方面比如邏輯功能、主要的電氣參數(shù)、外形封裝、引腳排列等完全相同。74系列為商用器件，工作溫度為0~70℃。54系列為軍用器件，工作溫度為-55℃~125℃。表3��9給出了各個系列典型CMOS器件在VCC為4.5~5.5V之間的任意值時的輸入規(guī)格說明。


表3��9VCC在4.5~5.5V之間時CMOS系列的輸入規(guī)格說明


描述單位條件


系列HCHCTVHCVHCT


最大輸入漏電流IImaxμAVin為任意值±1±1±1±1低電平最大輸入電壓VILmaxV10101010高電平最小輸入電壓VIHminV3.852.03.852.0表3��10給出了CMOS器件在VCC為4.5~5.5V之間的任意值時的輸出規(guī)格說明，它針對CMOS和TTL兩種負載，在電流或電壓下腳標的最后一個字母為C的表示驅(qū)動CMOS負載，為T的表示驅(qū)動TTL負載。


表3��10VCC在4.5~5.5V之間時CMOS系列的輸出規(guī)格說明


描述單位條件


系列HCHCTVHCVHCT


低電平最大輸出電流IOLmaxCmACMOS負載0.02 0.02 0.05 0.05 低電平最大輸出電流IOLmaxTmATTL負載4.00 4.00 8.00 8.00 低電平最大輸出電壓VOLmaxCVIout≤IOLmaxC0.10 0.10 0.10 0.10 續(xù)表




描述單位條件


系列HCHCTVHCVHCT


低電平最大輸出電壓VOLmaxTVIout≤IOLmaxT0.33 0.33 0.44 0.44 高電平最大輸出電流IOHmaxCmACMOS負載-0.02 -0.02 -0.05 -0.05 高電平最大輸出電流IOHmaxTmATTL負載-4.00 -4.00 -8.00 -8.00 高電平最小輸出電壓VOHminCV|Iout|≤|IOhmaxC|4.40 4.40 4.40 4.40 高電平最小輸出電壓VOHminTVIout≤|IOhmaxT|3.84 3.84 3.80 3.803.5集成門電路實用知識簡介3.5.1多余輸入端的處理方法 在用集成門電路組成數(shù)字系統(tǒng)時，經(jīng)常會遇到輸入引腳有多余的問題。對于不使用的輸入端，可以與要使用的輸入端連在一起，如圖3��33（a）所示。也可以將不用的輸入端與一恒定邏輯值相連，不用的與門或者與非門輸入端應與邏輯1相連，如圖3��33（b）所示，不用的或門、或非門的輸入端應與邏輯0相連，如圖3��33（c）所示。在高速電路設計中，通常使用圖3��33（b）和（c）所示的方法，這比用圖3��33(a)所示的方法更好些，因為該方法增加了驅(qū)動信號的電容負載，使操作變慢。在圖3��33（b）和（c）中，典型的電阻值為1~10kΩ，而且一個上拉或下拉電阻可供多個不用的輸入端共用。另外，也可以將不用的輸入端直接連接到電源或地上。


圖3��33處理不用的輸入端
不用的CMOS輸入端決不能懸空。因為如果輸入端懸空會呈現(xiàn)出低電平狀態(tài)，但是由于CMOS輸入阻抗非常高，只需很小的電路噪聲就可以暫時地使一個懸空輸入呈現(xiàn)為高電平，從而造成電路故障。同樣，對于TTL電路，如果不用的輸入端懸空會呈現(xiàn)出高電平狀態(tài)，但是一個很小的噪聲就會使懸空的輸入端造成虛假的低電平。因此，為可靠起見，不用的輸入端應連到穩(wěn)定的高電平和低電平電壓上。3.5.2TTL電路與CMOS電路的接口在TTL與CMOS兩種電路并存的情況下，常常有不同類型的集成電路混合使用，這樣就出現(xiàn)了TTL與CMOS電路的連接問題。兩種不同類型的集成門電路，由于輸入、輸出邏輯電平、負載能力等參數(shù)不同，在連接時必須通過接口電路進行電平或電流的變換后才能使用。由于CMOS系列門電路中，HCT系列、VHCT系列和FCT系列門電路都與TTL電路兼容，它們可以直接相連。而對于其他的與TTL不兼容的CMOS門電路，使用時必須考慮邏輯電平或驅(qū)動電流不匹配時的互連問題。兩種門電路互相連接的條件是： VOH≥VIH，VOL≤VIL，IOH≥nIIH，IOL≥nIIL1. TTL門電路驅(qū)動CMOS門電路TTL電路輸出高電平的最小值為VOH(min)=2.4V，輸出低電平最大值為VOL(max)=0.5V。而CMOS電路在電源電壓為5V時，輸入低電平的最大值為VIL(max)=1V，輸入高電平的最小值為VIH(min)=3.5V。由于VOL(max)＜VIL(max)，


圖3��34通過上拉電阻提升
TTL輸出端高電平


因此TTL輸出低電平時與CMOS兼容，而由于VOH(min)＜VIH(min)，為此在TTL電路的輸出端與電源之間接入上拉電阻來提升TTL輸出端高電平，如圖3��34所示。圖中R的取值為


R=VCC-VOHIOH（3��9）


式（3��9）中IOH為TTL電路輸出級T3管截止時的漏電流。當CMOS電源電壓VDD高于5V時，仍可以采用上拉電阻R解決電平轉(zhuǎn)換問題，此時TTL門電路應該采用OC門，如圖3��35所示。另外也可以采用三極管非門電路來解決電平轉(zhuǎn)換問題，如圖3��36所示。




圖3��35通過上拉電阻解決電平轉(zhuǎn)換問題




圖3��36通過三極管非門解決電平轉(zhuǎn)換問題


2. CMOS門電路驅(qū)動TTL門電路CMOS電路輸出邏輯電平與TTL輸入邏輯電平可以兼容，但CMOS電路輸出功率較小，驅(qū)動能力不夠，一般不能直接驅(qū)動TTL電路。常用的方法有以下兩種方法。（1） 利用三極管的電流放大作用實現(xiàn)電流擴展，如圖3��37所示。只要放大器的電路參數(shù)選擇合適，可做到既滿足CMOS、TTL門電路電流要求，又使放大器輸出高低電平滿足TTL邏輯電平要求。（2） CMOS電路的輸出端增加一級CMOS驅(qū)動器來增強帶負載能力，如圖3��38所示。CMOS門電路由 5V電源供電，能直接驅(qū)動1個74系列TTL門電路。若增加緩沖器比如選用CC4049（六反相器）或CC4050（六緩沖器），能直接驅(qū)動兩個74系列TTL門電路，若選用漏極開路的CMOS驅(qū)動器CC40107，能直接驅(qū)動10個74系列TTL門電路。




圖3��37利用三極管實現(xiàn)電流擴展




圖3��38利用CMOS驅(qū)動器增強帶負載能力




3.5.3門電路帶負載時的接口電路當用門電路驅(qū)動執(zhí)行性負載時，應根據(jù)負載的要求進行正確的接口。1. 用門電路直接驅(qū)動顯示器件使用邏輯門電路可以直接驅(qū)動發(fā)光二極管、液晶顯示器等低電壓等級類的顯示器件，只要顯示器件的電壓等級(額定電壓值)與邏輯門電路的輸出電壓等級或邏輯門電路的電源電壓值相同就可以直接驅(qū)動。但是為了安全起見，通常在電路中接入限流電阻，如圖3��39所示。圖中74HC04為CMOS器件，提供了六路反相緩沖器，限流電阻的大小可分別按下面兩種情況來計算。


圖3��39CMOS 74HC04驅(qū)動LED的電路




對于圖3��39(a)所示的電路，當門電路的輸入為低電平時，輸出為高電平，LED導通點亮，限流電阻R的取值為
R=VOH－VDID(3��10)
對于圖3��39(b)所示的電路，當門電路的輸入為高電平時，輸出為低電平，LED導通點亮，限流電阻R的取值為
R=VCC－VD－VOLID(3��11)


式(3��10)和式(3��11)中，ID為LED的導通電流，VD為LED的正向?qū)�通壓降，VOH、VOL分別為門電路的輸出高、低電平，常取典型值�！纠�題3.3】在如圖3��39(a)所示的電路中，使門電路的輸入為低電平時，輸出為高電平，LED導通。設ID=0.5mA，VD=0.7V，VOH=4.7V，試計算限流電阻R的取值為多大合適。解： 根據(jù)式(3��10)來計算限流電阻
R=VOH－VDID=4.7－0.70.5=8kΩ
2. 用門電路驅(qū)動機電性負載利用數(shù)字電路的輸出信號控制其他較大工作電流的機電性負載，如電動機、照明電器和電爐等，通常采用中間繼電器轉(zhuǎn)換控制，即先用門電路控制繼電器的動作，再用繼電器的“常開觸點”或“常閉觸點”去連接交流、直流接觸器的電磁線圈，實現(xiàn)對大電流工作的機電性負載的控制。中間繼電器本身有其額定的電壓和電流參數(shù)，一般情況下，門電路的輸出電壓等級必須與中間繼電器額定電壓一致，輸出電流要略大于中間繼電器的額定電流值。連接電路如圖3��40所示。中間繼電器的線圈并聯(lián)一個二極管，是為了門電路輸出電平發(fā)生突變時，在電感性負載的暫態(tài)過程中，為電感線圈提供一個續(xù)流電路，避免電感性負載產(chǎn)生感應高電壓，起到對門電路的保護作用。若門電路的輸出參數(shù)與中間繼電器的額定參數(shù)不一致，可以加入三極管緩沖級進行轉(zhuǎn)換。


圖3��40CMOS 74HC04驅(qū)動繼電器電路




小結(jié)門電路是構(gòu)成各種復雜數(shù)字電路的基本邏輯單元。按照電路元件的結(jié)構(gòu)形式不同，分為分立元器件門電路和集成門電路。分立元器件門電路的優(yōu)點是結(jié)構(gòu)簡單，但是在許多門級聯(lián)時，其邏輯信號電平會偏離原來的數(shù)值而趨近未定義區(qū)域。因此，實際電路中，一般很少采用。集成門電路按照集成度的不同可分為小規(guī)模集成門電路、中規(guī)模集成門電路、大規(guī)模集成門電路和超大規(guī)模集成門電路。按照制造工藝的不同，分為TTL門電路和CMOS門電路。由于TTL門電路功耗較大，其主要在中、小規(guī)模集成電路方面應用廣泛，而CMOS門電路的優(yōu)點是功耗很小，適合于制作大規(guī)模和超大規(guī)模集成電路。按照門電路的功能的不同，可以分為非門、與非門、或非門、與或非門、異或門等，而非門是構(gòu)成各種門電路的基本單元。學習門電路的內(nèi)部結(jié)構(gòu)和工作原理的目的在于幫助讀者對器件外特性的理解，以便于更好地掌握外特性。外特性包括電壓傳輸特性、輸入特性、輸出特性和負載特性。另外，輸入端噪聲容限和傳輸延遲時間也是門電路的兩個重要參數(shù)。集電極開路的門電路的輸出端可以并聯(lián)使用，即可以實現(xiàn)線與功能，但是集電極開路的門電路在使用時必須外加一個電源和一個上拉電阻。三態(tài)門的輸出端有三個狀態(tài)，即高電平、低電平和高阻態(tài)。在使能端為有效狀態(tài)時，其邏輯功能與普通的門電路一樣，在使能端為無效狀態(tài)時，輸出為高阻態(tài)。多個三態(tài)門在其使能端輪流有效時，也可以實現(xiàn)線與功能。用三態(tài)門電路可以組成開關(guān)電路，總線結(jié)構(gòu)，還可以實現(xiàn)數(shù)據(jù)的雙向傳輸。在門電路的實際應用中，經(jīng)常需要考慮多余輸入端的處理方法、TTL電路和CMOS電路的接口以及門電路帶不同負載時的接口電路等。
習題1. 填空題。（1） 集成電路按照集成度可分為、、和。（2） TTL非門的電壓傳輸特性的轉(zhuǎn)折區(qū)中點所對應的輸入電壓值稱為，用VTH表示。（3） 在保證邏輯門完成正常邏輯功能的情況下，邏輯門的輸入端所能承受的最大干擾電壓值稱為。（4） 在TTL門電路中，輸入電壓vI=0時的輸入電流值稱為。（5） 描述門電路輸出端最多能夠帶的門電路數(shù)稱為門電路的。（6） 三態(tài)門的輸出有3種狀態(tài)，它們是、和。(7) 多個三態(tài)門的輸出端能并聯(lián)在一起的條件為。(8) 除了三態(tài)門，門也有高阻輸出狀態(tài)。（9） 對于集成門電路中不使用的輸入端，可以與要使用的輸入端，也可以將不用的輸入端與相連，不用的與門或者與非門輸入端應與相連，不用的或門或者或非門的輸入端應與相連。2. 選擇題。（1） 一個二輸入端的TTL與非門，一端接變量B，另一端經(jīng)10kΩ電阻接地，該與非門的輸出應為。A. 0B. 1C. BD. （2） TTL門電路的輸入端懸空時，下列說法正確的是。A. 相當于邏輯0 B. 相當于邏輯1C. 邏輯1和邏輯0都可以 D. 由門電路的類型決定是邏輯1還是邏輯0（3） 能實現(xiàn)分時傳送數(shù)據(jù)邏輯功能的是。A. TTL與非門B. 三態(tài)邏輯門C. 集電極開路門D. CMOS邏輯門（4） CMOS 74HC系列邏輯門與TTL74LS系列邏輯門相比，工作速度、靜態(tài)功耗。A. 低，低B. 不相上下，低很多C. 高，低很多D. 高，不相上下（5） 能實現(xiàn)線與邏輯功能而且需要外加電源和上拉電阻的是。A. TTL與非門B. 三態(tài)邏輯門C. 集電極開路門D. CMOS邏輯門(6) 下列各種門電路中，輸入端和輸出端可以互換使用的是。A. 三態(tài)門B. OC門C. CMOS傳輸門D. TTL門




圖3��41第2(8)的圖




(7) 下列各種門電路中，輸入信號既可以是數(shù)字信號，又可以是模擬信號的是。A. 三態(tài)門B. OC門C. CMOS傳輸門D. TTL門(8) 如圖3��41所示的OC門組成的電路，可等效為。A. 與非門B. 或非門C. 與或非門D. 異或門
(9) 圖3��42所示的各個門電路，能實現(xiàn)表3��11所要求的功能的是。




圖3��42第2(9)題的圖








表3��11第2(9)題的表


ABY
001010100110


(10) 對于集成門電路，下列選項中正確的是。A. 輸入端懸空可能會造成邏輯出錯B. 多余的輸入端不可以并聯(lián)使用C. 輸入端完全可以懸空，且相當于邏輯1D. 輸入端通過阻值小的電阻接到地，相當于邏輯1和邏輯0均可3. 試畫出圖3��43所示各個門電路輸出端的電壓波形。輸入端A、B的電壓波形如圖3��43所示。


圖3��43第3題的門電路和輸入電壓波形圖
4. 通過適當?shù)姆椒▽⑴c非門、或非門和異或門連接成反相器，實現(xiàn)Y=。5. 試畫出用二輸入端的與非門實現(xiàn)Y=A B，Y=AB的邏輯電路圖。6. 各邏輯門的輸入端A、B和輸出端Y的波形如圖3��44(a)和圖3��44(b)所示，分別寫出各個邏輯門的表達式。


圖3��44第6題的圖


7. 計算圖3��45電路中的反相器GM能驅(qū)動多少個同樣的反相器。要求GM輸出的高、低電平符合VOH≥3.2V，VOL≤0.25V。所有的反相器均為74LS系列TTL電路，輸入電流IIL≤-0.4mA，IIH≤20μA。VOL≤0.25V時的輸出電流的最大值IOL(max )=8mA，VOH≥3.2V時的輸出電流的最大值為IOH(max )=-0.4mA。GM的輸出電阻忽略不計。8. 在圖3��45所示的電路中所有與非門均為74系列TTL電路，計算門GM能驅(qū)動多少個同樣的與非門。要求GM輸出的高、低電平符合VOH≥3.2V，VOL≤0.4V。與非門的輸入電流IIL≤-1.6mA，IIH≤40μA。VOL≤0.4V時的輸出電流的最大值IOL(max )=16mA，VOH≥3.2V時的輸出電流的最大值為IOH(max)=-0.4mA。GM的輸出電阻忽略不計。




圖3��45第7題的圖






圖3��46第8題的圖




9. 圖3��47所示為TTL電路，已知各個門的參數(shù)為： ILM=13mA，OC門輸出管截止時的漏電流IOH=250μA，IIH=50μA，IIL=-1.4mA，VOH≥3.6V，VOL≤0.3V，試計算RL的值。10. 兩個TTL OC門驅(qū)動4個TTL與非門的電路如圖3��48所示。設電路的VOH≥3.0V，VOL≤0.4V。測得與非門的IIH=32μA，IIL=-1.3mA。TTL OC門輸出高電平時的IOH=100μA，輸出為低電平時的ILM=15mA。試確定上拉電阻R的取值范圍。11. 試說明在下列情況下，用萬用表測量圖3��49所示電路的vI2端得到的電壓各為多少？圖中的與非門為74系列的TTL電路，萬用表使用5V量程，內(nèi)阻為20kΩ/V。（1） vI1懸空。（2） vI1接低電平（0.2V）。（3） vI1接高電平（3.2V）。（4） vI1經(jīng)51Ω電阻接地。（5） vI1經(jīng)10kΩ電阻接地。






圖3��47第9題的圖






圖3��48第10題的圖


12. 兩個OC與非門連接成如圖3��50所示的電路。試寫出輸出Y的表達式。




圖3��49第11題的圖




圖3��50第12題的圖






13. TTL三態(tài)門組成如圖3��51（a）所示的電路，圖3��51（b）為輸入A、B、C的電壓波形。（1） 寫出電路輸出Y的邏輯表達式。




圖3��51第13題的圖
（2） 在圖3��51（b）所示輸入波形時，畫出Y的波形。14. TTL三態(tài)門組成如圖3��52（a）所示的電路，圖3��52（b）為輸入信號的電壓波形。（1） 寫出輸出Y的邏輯表達式。（2） 在如圖3��52（b）所示的輸入波形時，畫出輸出Y的波形。


圖3��52第14題的圖


15. 圖3��53所示各個門電路均為74系列TTL電路。指出各個門電路的輸出是什么狀態(tài)（高電平、低電平或高阻狀態(tài)）。




圖3��53第15題的圖
16. 圖3��54所示各個門電路為CMOS電路。指出各個門電路的輸出是什么狀態(tài)（高電平、低電平或高阻狀態(tài)）。


圖3��54第16題的圖
17. 在CMOS電路中有時采用如圖3��55所示的方法擴展輸入端。試分析電路的邏輯功能，寫出輸出表達式，并指出這種電路能否用于TTL門電路。假定電源電壓VDD=10Ｖ，二極管的正向?qū)�通壓降�?.7V。




圖3��55第17題的圖
18. 圖3��56所示的各個電路均為TTL門，各電路在實現(xiàn)給定的邏輯關(guān)系時是否有錯誤，若有試指出并加以改正。


圖3��56第18題的圖






圖3��56（續(xù)）


19. CMOS電路如圖3��57所示，分析電路的功能，寫出電路輸出Y的邏輯表達式。


圖3��57第19題的圖