本書為高等學校“十二五”電氣自動化類規(guī)劃教材之一，也是燕山大學的“數字電子技術基礎”河北省精品課程配套教材，是根據近年來數字電子技術的新發(fā)展和課程組多年的教學實踐積累，針對數字電子技術課程教學基本要求和學習特點而編寫的。
全書包括數字邏輯基礎、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導體存儲器與可編程邏輯器件、脈沖波形的產生與整形、數模和模數轉換，共8章�？紤]到EDA技術已成為數字電路設計的首要手段，本書加入了目前比較流行的EDA設計軟件MAX+PLUSⅡ的內容，并結合具體章節(jié)給出了軟件的應用方法。本教材可滿足學時較少情況下的教學，適宜48～60學時的教學。為了方便教學和自學，配備有實用的電子課件和習題簡解。
傳統技術課程融合EDA新技術的新編教材。第2版，經多年實際教學檢驗的精品課程優(yōu)秀教材。
第1版前言
為適應新形勢下電子技術的高速發(fā)展和社會需求，高等教育對電氣信息類人才的培養(yǎng)提出了更高要求，教材內容更新和定位面臨新的挑戰(zhàn)�！皵底蛛娮蛹夹g基礎”是電氣信息類學生的專業(yè)基礎課程，也是實踐性很強的技術基礎課程。隨著數字化和信息化技術的飛速發(fā)展，數字課程對學生知識和能力的提升凸顯出更重要的作用。
遵照教育部對“電子技術基礎課程教學的基本要求”，要把學生培養(yǎng)成為有一定理論基礎，有較強的實戰(zhàn)能力，有足夠的創(chuàng)新意識的應用型人才。我們從事數字電子技術基礎教學工作多年，并堅持教學改革實踐，積累了豐富的經驗，燕山大學“數字電子技術基礎”課程于2002年獲得河北省首批精品課程稱號，并于2003年全面展開EDA實踐教學，2004年的“數字電子技術基礎課程設計”項目獲河北省教學成果二等獎。
教學的實踐和體會使我們感到，器件的更新、技術的發(fā)展使教學內容不斷增加，而課內教學時數又在減少的形勢下，編寫一本適宜理論學時數較少，但密切聯系實踐，突出工程應用的教材是非常必要的。
本書具有以下幾個特點：
1．適宜較少學時教學 第1版前言
為適應新形勢下電子技術的高速發(fā)展和社會需求，高等教育對電氣信息類人才的培養(yǎng)提出了更高要求，教材內容更新和定位面臨新的挑戰(zhàn)�！皵底蛛娮蛹夹g基礎”是電氣信息類學生的專業(yè)基礎課程，也是實踐性很強的技術基礎課程。隨著數字化和信息化技術的飛速發(fā)展，數字課程對學生知識和能力的提升凸顯出更重要的作用。
遵照教育部對“電子技術基礎課程教學的基本要求”，要把學生培養(yǎng)成為有一定理論基礎，有較強的實戰(zhàn)能力，有足夠的創(chuàng)新意識的應用型人才。我們從事數字電子技術基礎教學工作多年，并堅持教學改革實踐，積累了豐富的經驗，燕山大學“數字電子技術基礎”課程于2002年獲得河北省首批精品課程稱號，并于2003年全面展開EDA實踐教學，2004年的“數字電子技術基礎課程設計”項目獲河北省教學成果二等獎。
教學的實踐和體會使我們感到，器件的更新、技術的發(fā)展使教學內容不斷增加，而課內教學時數又在減少的形勢下，編寫一本適宜理論學時數較少，但密切聯系實踐，突出工程應用的教材是非常必要的。
本書具有以下幾個特點：
1．適宜較少學時教學
本著“保基礎，重實踐，少而精”的原則，整合了教學內容。加強了絕緣柵場效應管的原理知識，可方便CMOS門教學并為先“數字”后“模擬”的教學模式創(chuàng)造條件；適當精簡了CMOS門特性曲線講解，以加大器件產品的比對和參數列表為補充；將555定時器及其脈沖電路作為“脈沖波形的產生與整形”一章的開篇主體部分，具有知識的完整性和獨立性，不受章內后續(xù)內容的影響，便于教學內容的裁剪。本教材建議學時數為48～60學時。
2．增加教材的可讀性
本書和傳統教材相比，適度增大了圖、表比例，強化知識對比和總結，并注重對“難點”內容進行細致的推理解析和附圖說明。每章設有“內容提要”和“本章小結”，并給出“教學基本要求”和“重點內容”。教材附帶習題和思考題簡解、邏輯符號對照表及常用數字集成芯片列表，利于學生閱讀和自學。
3．突出了集成電路內容
除門電路和觸發(fā)器較多涉及內部電路外，全書加大了集成芯片及系列產品的介紹和應用舉例，把側重點放在對集成電路的認知和使用方面，以利于學生實戰(zhàn)能力培養(yǎng)和工程意識加強。
4．融合EDA課程設計內容
可編程邏輯器件PLD近年來發(fā)展迅速，大容量、高速率的器件不斷出現，在科技領域廣泛應用。本書除在第6章介紹PLD的工作原理和電路結構外，還在其他章節(jié)介紹了可編程邏輯器件的編程軟件的使用方法，在相關章節(jié)結合教學內容配備相應的EDA實用例題。這些例題來自我們多年的EDA課程設計教學實踐，學生能夠學以致用，為創(chuàng)新能力的培養(yǎng)打下必要的基礎。
5．采用國際上常用的圖形邏輯符號
為便于學生較快地適應實際工作，中、大規(guī)模集成電路的圖形符號采用國外教材、技術資料和EDA軟件中普遍使用的習慣畫法，即示意性框圖畫法。本書基本運算和復合運算的邏輯符號均采用國際上常用的圖形邏輯符號。
6．適宜多樣化教學
教材配套提供電子課件、電子習題簡解及EDA課程設計教學軟件。
另外，教材中把EDA的相關知識和MAX+PLUSⅡ的設計舉例、集成邏輯門電路的實際應用問題及組合和時序電路的綜合設計等內容暫定為選學部分。因為這些內容應用性較強且占用學時較多，這樣會方便教材使用院校根據學校EDA硬件環(huán)境是否具備，或EDA是否再單獨設課，做靈活的教學安排，同時也方便學時較少的學校做必要的內容取舍而不影響本課程知識的整體性。
本書由燕山大學數字電子技術教研組全體老師共同完成。其中劉雪強編寫第1章，李江昊編寫第4、5章，黃震編寫第6章及教材中EDA相關內容，郭璇編寫第8章，常丹華編寫了第2章并負責全書的組織和統稿工作，張寶榮編寫第3、7章并負責全書的核查和修改工作。
對本書選用的參考文獻的著作者，我們致以真誠的感謝。限于編者水平，書中難免有錯誤和不妥之處，敬請業(yè)界同仁和讀者批評指正。
編 者
2011年1月
第2版前言
本書是在《數字電子技術基礎》（第1版）的基礎上修訂而成，其知識體系結構與第1版一致。修訂目的是為進一步方便教學，提高教學效率。
修訂工作除了修正第1版的不足之外，主要針對以下幾個方面進行：
第1章數字邏輯基礎，主要是新增了關于任意項的內容和例題，補充了真值表到表達式轉換更為通用的方法。第2章邏輯門電路，主要是充實了TTL反相器電路工作原理的分析方法，新增了驅動與負載關系部分，以加強數電和模電在內容上的聯系。第3章組合邏輯電路，主要增加了對組合邏輯電路和時序邏輯電路的區(qū)別的深入討論。第4章觸發(fā)器，主要是補充了觸發(fā)器的存儲核心電路，對觸發(fā)器的動作特點與電路結構的對應關系進行了深入說明。第5章時序邏輯電路，主要是在時序邏輯電路設計部分新增了求驅動方程更為通用的方法；增加了計數器進位信號的構成原理，細化了構成任意進制計數器的過程，增加了在定時場合經常用到的“單次/觸發(fā)計數器”內容。第6章半導體存儲器與可編程邏輯器件，在VHDL部分增加了加法器程序，替換了計數器程序，新增了Signal和Variable內容的說明和習題。第7章脈沖波形的產生與整形和第8章數模和模數轉換也進行了相應內容的調整。附錄部分新增了附錄C，主要內容為EDA軟件元件庫說明和部分常用邏輯符號及對應名稱列表，以方便EDA實踐教學。
本書由燕山大學數字電子技術教研組全體老師共同完成。其中劉雪強修訂第1章，李江昊和付廣偉修訂第4、5章，郭璇修訂第8章，張寶榮和高美靜修訂第3、7章。由于常丹華老師已經退休，第2章修訂工作由劉燕燕負責。黃震和張保軍修訂第6章和教材中EDA相關內容，以及全書的組織和統稿工作。
感謝常丹華老師在本書第1版編寫和第2版修訂過程中做的大量工作。借此機會，祝常丹華老師退休生活快樂！
對本書選用的參考文獻的著作者，我們致以真誠的感謝。限于編者水平，書中若有錯誤和不妥之處，敬請業(yè)界同仁和讀者批評指正。
編 者
2015年1月
張寶榮博士，燕山大學副教授，河北省首批精品課“數字電子技術基礎”負責人，從事數字電子技術教學工作多年，經驗豐富，注重傳統教學與新技術的融合。
第1章 數字邏輯基礎 1
1.1 數字信號與數字電路 2
1.1.1 數字信號 2
1.1.2 數字電路 3
1.2 數制和碼制 4
1.2.1 幾種常用的數制 4
1.2.2 不同數制間的轉換 7
1.2.3 幾種常用的碼制 8
1.3 邏輯代數 10
1.3.1 邏輯代數中3種基本運算 10
1.3.2 復合邏輯運算 12
1.3.3 邏輯代數的基本公式 14
1.3.4 邏輯代數的常用公式 16
1.3.5 邏輯代數的基本定理 17
1.4 邏輯函數及其表示方法 18 第1章 數字邏輯基礎 1
1.1 數字信號與數字電路 2
1.1.1 數字信號 2
1.1.2 數字電路 3
1.2 數制和碼制 4
1.2.1 幾種常用的數制 4
1.2.2 不同數制間的轉換 7
1.2.3 幾種常用的碼制 8
1.3 邏輯代數 10
1.3.1 邏輯代數中3種基本運算 10
1.3.2 復合邏輯運算 12
1.3.3 邏輯代數的基本公式 14
1.3.4 邏輯代數的常用公式 16
1.3.5 邏輯代數的基本定理 17
1.4 邏輯函數及其表示方法 18
1.4.1 邏輯函數的定義 18
1.4.2 邏輯函數的表示方法 18
1.4.3 各種表示方法間的相互轉換 19
1.5 邏輯函數的化簡 21
1.5.1 邏輯函數的最簡形式 21
1.5.2 公式化簡法 21
1.5.3 卡諾圖化簡法 23
1.6* EDA技術概述 32
1.6.1 EDA發(fā)展回顧 33
1.6.2 EDA系統構成 34
1.6.3 EDA工具發(fā)展趨勢 34
1.6.4 EDA工具軟件MAX+PLUS Ⅱ簡介 36
本章小結 37
習題與思考題 38
第2章 邏輯門電路 42
2.1 半導體二極管門電路 43
2.1.1 二極管的開關特性 43
2.1.2 二極管門電路 45
2.2 半導體三極管門電路 46
2.2.1 三極管的開關特性 46
2.2.2 三極管反相器 49
2.3 TTL集成門電路 50
2.3.1 TTL反相器電路結構及原理 50
2.3.2 TTL反相器的電壓傳輸特性和抗干擾能力 53
2.3.3 TTL反相器的靜態(tài)輸入特性、輸出特性和負載能力 55
2.3.4 TTL反相器的動態(tài)特性 60
2.3.5 TTL門電路的其他類型 62
2.3.6 TTL集成門系列簡介 71
2.4 CMOS集成門電路 73
2.4.1 MOS管的開關特性 74
2.4.2 CMOS反相器的電路結構和工作原理 79
2.4.3 CMOS反相器的特性及參數 80
2.4.4 CMOS門電路的其他類型 82
2.4.5 CMOS集成門系列簡介 86
2.5* 集成門電路的實際應用問題 88
2.5.1 集成門電路使用應注意的問題 88
2.5.2 TTL電路與CMOS電路之間的接口問題 90
本章小結 92
習題與思考題 92
第3章 組合邏輯電路 98
3.1 概述 99
3.2 組合邏輯電路的分析與設計 100
3.2.1 組合邏輯電路的分析 100
3.2.2 組合邏輯電路的設計 102
3.3 常用組合邏輯電路 105
3.3.1 編碼器 106
3.3.2 譯碼器 113
3.3.3 數據選擇器 123
3.3.4 加法器 126
3.3.5 數值比較器 130
3.4 用中規(guī)模集成電路設計組合邏輯電路 135
3.4.1 用譯碼器設計組合邏輯電路 135
3.4.2 用數據選擇器設計組合邏輯電路 138
3.4.3 用加法器設計組合邏輯電路 140
3.4.4* 綜合設計 143
3.5 組合邏輯電路的競爭—冒險現象 146
3.5.1 競爭—冒險的概念及其產生原因 146
3.5.2 消除競爭—冒險的方法 147
3.6* 用MAX+PLUS Ⅱ設計組合邏輯電路 150
本章小結 153
習題與思考題 153
第4章 觸發(fā)器 156
4.1 概述 157
4.2 基本SR觸發(fā)器（SR鎖存器） 157
4.2.1 由與非門構成的基本SR觸發(fā)器 157
4.2.2 由或非門構成的基本SR觸發(fā)器 160
4.3 同步觸發(fā)器（電平觸發(fā)） 162
4.3.1 同步SR觸發(fā)器 162
4.3.2 同步D觸發(fā)器（D鎖存器） 165
4.4 主從觸發(fā)器（脈沖觸發(fā)） 166
4.4.1 主從SR觸發(fā)器 166
4.4.2 主從JK觸發(fā)器 169
4.5 邊沿觸發(fā)器（邊沿觸發(fā)） 171
4.5.1 維持阻塞結構的邊沿觸發(fā)器 171
4.5.2 基于門電路傳輸延遲的邊沿JK觸發(fā)器 174
4.5.3 邊沿D觸發(fā)器（利用兩個同步D觸發(fā)器構成） 176
4.6 觸發(fā)器的邏輯功能及描述方法 178
4.7 集成觸發(fā)器 180
4.7.1 常用集成觸發(fā)器 180
4.7.2 觸發(fā)器的功能轉換 182
4.8 觸發(fā)器應用舉例 184
4.9* 用MAX+PLUS II驗證觸發(fā)器邏輯功能 185
本章小結 186
習題與思考題 186
第5章 時序邏輯電路 191
5.1 時序電路的基本概念 192
5.1.1 時序電路的分類 192
5.1.2 時序電路的基本結構和描述方法 192
5.2 同步時序電路的分析方法 194
5.2.1 同步時序電路的分析任務 194
5.2.2 同步時序電路的分析步驟 194
5.3 寄存器 199
5.3.1 寄存器和移位寄存器結構組成及工作原理 199
5.3.2 集成（移位）寄存器及其應用 201
5.4 計數器 205
5.4.1 同步計數器結構組成及原理 206
5.4.2 異步計數器結構組成及原理 212
5.4.3 集成計數器及其應用 214
5.5 同步時序電路的設計方法 223
5.5.1 時序電路設計的基本任務 223
5.5.2 時序電路的設計步驟 223
5.6 用中規(guī)模集成電路設計時序電路 230
5.6.1 用移位寄存器設計 230
5.6.2 用計數器設計 231
5.6.3* 綜合設計 233
5.7* MAX+PLUS II設計時序邏輯電路 236
本章小結 239
習題與思考題 239
第6章 半導體存儲器與可編程邏輯器件 242
6.1 概述 243
6.2 隨機存儲器RAM 245
6.2.1 RAM存儲單元 245
6.2.2 RAM的結構 246
6.2.3 RAM的擴展 249
6.3 只讀存儲器ROM 251
6.3.1 固定ROM 251
6.3.2 可編程只讀存儲器PROM 252
6.3.3 現代常用ROM 256
6.4 可編程邏輯器件PLD 259
6.4.1 PLD基本原理 259
6.4.2 PLD分類 261
6.5 高密度可編程邏輯器件 263
6.5.1 復雜可編程邏輯器件CPLD 263
6.5.2 現場可編程門陣列FPGA 265
6.5.3 基于芯片的設計方法 267
6.6* 硬件描述語言簡介 268
6.6.1 VHDL簡介 269
6.6.2 VHDL描述邏輯電路舉例 271
本章小結 278
習題與思考題 278
第7章 脈沖波形的產生與整形 280
7.1 概述 281
7.1.1 矩形脈沖及其基本特性 281
7.1.2 矩形脈沖的產生和整形方法 282
7.2 555定時器及其脈沖電路 282
7.2.1 555定時器及其工作原理 282
7.2.2 由555定時器構成的單穩(wěn)態(tài)觸發(fā)器 285
7.2.3 由555定時器構成的施密特觸發(fā)器 289
7.2.4 由555定時器構成的多諧振蕩器 295
7.3 集成和其他單穩(wěn)態(tài)觸發(fā)器 298
7.3.1 由門電路構成的單穩(wěn)態(tài)觸發(fā)器 298
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器 299
7.4 集成和其他施密特觸發(fā)器 301
7.4.1 由門電路構成的施密特觸發(fā)器 301
7.4.2 集成施密特觸發(fā)器 302
7.5 其他多諧振蕩器 304
7.5.1 由門電路構成的多諧振蕩器 304
7.5.2 石英晶體多諧振蕩器 306
本章小結 308
習題與思考題 308
第8章 數模和模數轉換 311
8.1 概述 312
8.2 數模轉換器（DAC） 312
8.2.1 DAC的基本原理 312
8.2.2 倒T形電阻網絡DAC 313
8.2.3 權電流型DAC 314
8.2.4 數模轉換輸出極性的擴展 317
8.2.5 DAC的主要技術參數 319
8.2.6 集成DAC 321
8.3 模數轉換器（ADC） 323
8.3.1 ADC的基本原理 323
8.3.2 并聯比較型ADC 325
8.3.3 逐次漸近型ADC 326
8.3.4 雙積分型ADC 328
8.3.5 ADC的主要技術參數 331
8.3.6 集成ADC 332
8.4 取樣－保持電路 333
本 章 小 結 335
習題與思考題 335
附錄A 常用的數字邏輯集成電路 338
附錄B 邏輯符號對照表 343
附錄C EDA軟件元件庫 345
附錄D 部分習題與思考題解答 347
參考文獻 358
書單推薦
