前言
第1章　概述
1.1　EDA技術(shù)的發(fā)展
　1.2　EDA技術(shù)的主要內(nèi)容
1.2.1　可編程邏輯器件
1.2.2　硬件描述語(yǔ)言
1.2.3　EDA軟件開發(fā)工具
1.2.4　實(shí)驗(yàn)開發(fā)系統(tǒng)
　1.3　EDA技術(shù)的設(shè)計(jì)流程
1.3.1　設(shè)計(jì)輸入
1.3.2　邏輯綜合
1.3.3　目標(biāo)器件的適配
1.3.4 目標(biāo)器件的編程/下載
1.3.5　設(shè)計(jì)過程中的仿真
1.3.6　硬件仿真/硬件測(cè)試
　1.4　EDA技術(shù)的設(shè)計(jì)方法
　1.5　習(xí)題
第2章　可編程邏輯器件
　2.1　簡(jiǎn)單PLD的基本結(jié)構(gòu)
　2.2　CPLD的基本結(jié)構(gòu)
　2.3　FPGA的基本結(jié)構(gòu)
　2.4　可編程邏輯器件產(chǎn)品簡(jiǎn)介
　 2.4.1 Ahera系列產(chǎn)品
　 2.4.2 Xilinx系列產(chǎn)品
　 2.4.3 Lattice系列產(chǎn)品
　2.5　習(xí)題
第3章　硬件描述語(yǔ)言VHDL
　3.1 VHDL簡(jiǎn)介
3.1.1　VHDL的發(fā)展及特點(diǎn)
3.1.2　傳統(tǒng)設(shè)計(jì)與VHDL設(shè)計(jì)對(duì)照
　3.2　VHDL程序的基本結(jié)構(gòu)
3.2.1 VHDL程序的基本單元與構(gòu)成
3.2.2　實(shí)體
3.2.3　結(jié)構(gòu)體
　3.2.4　程序包、庫(kù)和配置
　3.3　VHDL的語(yǔ)法要素
3.3.1 VHDL文字規(guī)則
3.3.2 VHDL數(shù)據(jù)對(duì)象
3.3.3 VHDL數(shù)據(jù)類型
3.3.4　運(yùn)算操作符
　3.4　VHDL結(jié)構(gòu)體的描述方式
　3.4.1　順序描述語(yǔ)句
　 3.4.2　并行描述語(yǔ)句
　 3.4.3　屬性描述語(yǔ)句
　3.5　VHDL設(shè)計(jì)邏輯電路的基本思想和方法
3.5.1　邏輯函數(shù)表達(dá)式方法
3.5.2　真值表方法
3.5.3　電路連接描述方法
3.5.4　不完整條件語(yǔ)句方法
3.5.5　層次化設(shè)計(jì)方法
　3.6　習(xí)題
第4章　用VHDL程序?qū)崿F(xiàn)常用邏輯電路
　4.1　組合邏輯電路設(shè)計(jì)
4.1.1　基本邏輯門
4.1.2　三態(tài)門
4.1.3　3-8譯碼器
4.1.4　優(yōu)先編碼器
4.1.5　7段碼譯碼器
4.1.6　二一十進(jìn)制BCD譯碼器
4.1.7　多位加(減)法器
　4.2　時(shí)序邏輯電路設(shè)計(jì)
　4.2.1　觸發(fā)器
　 4.2.2　計(jì)數(shù)器
　 4.2.3　分頻器
　 4.2.4　移位寄存器
　4.3　狀態(tài)機(jī)邏輯電路設(shè)計(jì)
4.3.1　一般狀態(tài)機(jī)的設(shè)計(jì)
4.3.2　狀態(tài)機(jī)的應(yīng)用
　4.4　習(xí)題
第5章　I=DA開發(fā)軟件及應(yīng)用
　5.1　Quartus Ⅱ軟件簡(jiǎn)介
　5.2　Quartus Ⅱ軟件的安裝
5.2.1　系統(tǒng)要求
　　……
第6章　EDA仿真技術(shù)應(yīng)用實(shí)例
第7章　Quartus Ⅱ中的宏功能模塊及應(yīng)用
第8章　常見EDA設(shè)計(jì)中的工程問題
第9章　EDA技術(shù)工程應(yīng)用實(shí)例
參考文獻(xiàn)