第1章 Cortex-A8處理器簡介
1.1 Cortex-A8處理器特點
1.2 Cortex-A8處理器基本結構
1.3 AM37x/DM37x系列處理器
1.4 AM37x/DM37x處理器基本結構
1.5 AM37x/DM37x處理器開發(fā)工具

第2章 Cortex-A8處理器編程模型
2.1 Cortex-A8架構與指令集
2.1.1 Thumb-2指令集
2.1.2 ThumbEE指令集
2.1.3 Jazelle擴展體系結構
2.1.4 TrustZone安全擴展體系結構
2.1.5 高級SIMD體系結構
2.1.6 VFPv3體系結構
2.1.7 處理器操作狀態(tài)
2.2 數(shù)據(jù)類型與存儲格式
2.2.1 數(shù)據(jù)類型
2.2.2 存儲格式
2.3 操作模式
2.4 寄存器組
2.4.1 通用寄存器
2.4.2 狀態(tài)寄存器
2.5 處理器系統(tǒng)地址
2.6 異常
2.6.1 異常入口
2.6.2 退出異常
2.6.3 復位
2.6.4 快速中斷請求FIQ
2.6.5 中斷請求IRQ
2.6.6 中止Abort
2.6.7 通過CPSR/SPSR屏蔽不精確數(shù)據(jù)中止
2.6.8 軟件中斷指令
2.6.9 軟件監(jiān)視指令
2.6.1 0未定義指令異常
2.6.1 1斷點指令
2.6.1 2異常向量
2.6.1 3異常優(yōu)先級
2.7 安全擴展
2.7.1 出于安全擴展的軟件考慮
2.7.2 出于安全擴展的硬件考慮
2.8 系統(tǒng)控制協(xié)處理器

第3章 Cortex-A8存儲管理模型
3.1 虛擬內(nèi)存
3.1.1 一級頁表L1
3.1.2 二級頁表L2
3.1.3 節(jié)或頁尺寸的選擇
3.2 頁表緩存TLB
3.3 存儲屬性
3.3.1 訪問許可
3.3.2 存儲屬性
3.3.3 域ID
3.4 頁表的使用
3.4.1 地址空間ID
3.4.2 轉換表基址寄存器0和1
3.5 存儲順序
3.5.1 強順序型和設備型
3.5.2 普通型
3.5.3 存儲隔離

第4章 時鐘、復位與功耗管理
4.1 Cortex-A8處理器時鐘系統(tǒng)
4.1.1 主要時鐘域
4.1.2 AXI接口時鐘ACLK
4.1.3 調試時鐘
4.1.4 ATB時鐘ATCLK
4.2 Cortex-A8處理器復位系統(tǒng)
4.2.1 上電復位
4.2.2 軟復位
……
第5章 AM37x/DM37x處理器基礎
第6章 AM37x/DM37x處理器存儲系統(tǒng)
第7章 AM37x/DM37x處理器多媒體系統(tǒng)
第8章 AM37x/DM37x處理器通信接口
第9章 DevKit8500評估套件
第10章 Android操作系統(tǒng)基礎
第11章 Android操作系統(tǒng)移植
第12章 Android應用程序開發(fā)
參考文獻