第1章  緒論
1.1 EDA技術及發(fā)展
1.2 硬件描述語言
1.3 EDA技術的基本設計方法
1.4 常用的EDA設計工具
第2章  可編程邏輯器件
2.1 可編程邏輯器件
2.1.1 可編程邏輯器件的發(fā)展歷程
2.1.2 PLD的分類
2.2 復雜可編程邏輯器件
2.2.1 Altera公司MAX7000系列
2.2.2 MAX7000系列器件編程
2.3 現場可編程門陣列
2.3.1 Altera公司FLEXlOK系列
2.3.2 現場可編程fl陣列FPGA的配置
2.3.3 Altera公司其他FPGA產品簡介
2.4 可編程邏輯器件的設計流程
本章小結
思考題與習題
第3章  Quartus¨設計軟件的應用
3.1  概述
3.1.1 Quartus Il軟件簡介
3.1.2 Quartus Il軟件的安裝
3.1.3 QuartosIl軟件的用戶界面
3.1.4 Quartus Il的開發(fā)流程
3.2 Quartus Il的基本操作
3.2.1 Quartus Il原理圖輸入法
3.2.2 Quartus II文本編輯輸入法
3.3 設計項目的編譯與仿真
3.3.1 項目的編譯
3.3.2 項目的功能仿真與時序分析
3.4 層次化設計輸入法
3.5 器件的下載編程
本章小結
思考題與習題
第4章  硬件描述語言VHDL
4.1 概述
4.2 VHDL的基本結構
4.2.1 庫（Library）
4.2.2 實體（ENTITY）
4.2.3 結構體
4.3 VHDL的基本知識
4.3.1 標識符（Identifiers）
4.3.2 關鍵字（Keyword）
4.3.3 數據對象（Data Objects）
4_3.4 數據類型（DdtdTypes）
4.3.5 運算符
4.3.6 屬性（Attributes）
4.4 VHDL語言的基本語句
4.4.1 順序（Sequential）語句
4.4.2 并行（Concurrent）語句
4.5 VHDL設計舉例
4.5.1 組合邏輯電路的設計
4.5.2 時序邏輯電路的設計
4.6 VHDL程序設計進階
4.6.1 子程序、程序包及配置
4.6.2 VHDL的結構描述方法
4.7 數字系統(tǒng)層次化設計實例
4.7.1 出租車計費器
4.7.2 數字秒表
4.7.3 智能函數發(fā)生器
4.8 其他硬件描述語言簡介
4.8.1 Verilog HDL
4.8.2 ABEL.HDL
本章小結
思考題與習題
第5章  Multisim9設計軟件的應用
第6章  Protel 99SE電路原理圖設計
第7章  Protel 99SE電路板圖設計
第8章  開發(fā)系統(tǒng)案例
參考文獻