項(xiàng)目一　裁判器電路設(shè)計(jì)與制作　
第一部分　相關(guān)知識(shí)　
1.1　數(shù)字電路概述　
1.2　數(shù)制與碼制　
1.2.1　常用的進(jìn)位計(jì)數(shù)制　
1.2.2　數(shù)制轉(zhuǎn)換　
1.2.3　碼制　
1.3　邏輯代數(shù)基礎(chǔ)　
1.3.1　邏輯體制　
1.3.2　基本邏輯運(yùn)算與復(fù)合邏輯運(yùn)算　
1.3.3　邏輯函數(shù)及其表示方法　
1.3.4　邏輯代數(shù)的基本定律和規(guī)則　
1.4　邏輯函數(shù)的化簡(jiǎn)　
1.4.1　邏輯函數(shù)的公式化簡(jiǎn)法　
1.4.2　邏輯函數(shù)的卡諾圖化簡(jiǎn)法　
第二部分　工作任務(wù)　
1.5　學(xué)習(xí)Multisim10.0在數(shù)字電路中的應(yīng)用　
1.6　裁判器電路設(shè)計(jì)與制作　
第三部分　總結(jié)與考核　
知識(shí)小結(jié)　
自我檢驗(yàn)題　

項(xiàng)目二　門(mén)電路的認(rèn)識(shí)與測(cè)試　
第一部分　相關(guān)知識(shí)　
2.1　分立元件實(shí)現(xiàn)的基本邏輯門(mén)電路　
2.1.1　二極管"與"門(mén)電路　
2.1.2　二極管"或"門(mén)電路　
2.1.3　三極管"非"門(mén)電路　
2.2　TTL集成邏輯門(mén)　
2.2.1　TTL的主要特性與技術(shù)參數(shù)　
2.2.2　TTL門(mén)的電路原理　
2.2.3　擴(kuò)展功能的TTL門(mén)電路　
2.2.4　TTL 集成邏輯門(mén)的使用注意事項(xiàng)　
2.3　CMOS集成邏輯門(mén)　
2.3.1　CMOS集成邏輯門(mén)的特性與特點(diǎn)　
2.3.2　CMOS集成邏輯門(mén)使用注意事項(xiàng)　
2.4　TTL與CMOS集成門(mén)的互聯(lián)接口電路　
2.4.1　TTL電路驅(qū)動(dòng)CMOS電路　
2.4.2　CMOS電路驅(qū)動(dòng)TTL電路　
第二部分　工作任務(wù)　
2.5　集成門(mén)電路仿真實(shí)訓(xùn)　
2.6　TTL集成邏輯門(mén)的參數(shù)測(cè)試　
第三部分　總結(jié)與考核　
知識(shí)小結(jié)　
自我檢驗(yàn)題　

項(xiàng)目三　16路跑馬燈組合電路的設(shè)計(jì)與仿真　
第一部分　相關(guān)知識(shí)　
3.1　組合邏輯電路的分析與設(shè)計(jì)　
3.1.1　組合邏輯電路的分析　
3.1.2　組合邏輯電路的設(shè)計(jì)　
3.2　編碼器　
3.2.1　編碼器的原理和分類(lèi)　
3.2.2　集成編碼器　
3.3　譯碼器和數(shù)據(jù)分配器　
3.3.1　譯碼器的原理和分類(lèi)　
3.3.2　顯示譯碼器　
3.3.3　數(shù)據(jù)分配器　
3.4　數(shù)據(jù)選擇器　
3.4.1　數(shù)據(jù)選擇器的原理　
3.4.2　集成數(shù)據(jù)選擇器　
3.5　數(shù)值比較器和加法器　
3.5.1　數(shù)值比較器和加法器工作原理　
3.5.2　集成數(shù)值比較器和集成算術(shù)運(yùn)算電路　
3.6　組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象　
3.6.1　競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及其產(chǎn)生原因　
3.6.2　冒險(xiǎn)現(xiàn)象的判別　
3.6.3　消除冒險(xiǎn)現(xiàn)象的方法　
第二部分　工作任務(wù)　
3.7　組合電路的邏輯功能測(cè)試　
3.7.1　編碼器和譯碼器的Multisim10.0仿真　
3.7.2　編碼器和譯碼器的功能測(cè)試　
3.8　組合電路的應(yīng)用設(shè)計(jì)　
3.8.1　16路跑馬燈電路的Multisim10.0仿真　
3.8.2　16路跑馬燈電路的制作　
第三部分　總結(jié)與考核　
知識(shí)小結(jié)　
自我檢驗(yàn)題　

項(xiàng)目四　智力搶答器的設(shè)計(jì)與制作　
第一部分　相關(guān)知識(shí)　
4.1　基本RS觸發(fā)器　
4.1.1　基本RS觸發(fā)器的結(jié)構(gòu)組成　
4.1.2　基本RS觸發(fā)器結(jié)構(gòu)原理　
4.1.3　基本RS觸發(fā)器的邏輯功能描述　
4.2　同步觸發(fā)器　
4.2.1　同步RS觸發(fā)器　
4.2.2　同步D觸發(fā)器　
4.3　時(shí)鐘脈沖邊沿觸發(fā)的觸發(fā)器　
4.3.1　維持阻塞D觸發(fā)器　
4.3.2　主從型JK觸發(fā)器　
4.3.3　T觸發(fā)器和T′觸發(fā)器　
第二部分　工作任務(wù)　
4.4　集成觸發(fā)器的Multisim10.0仿真分析　
4.5　智力搶答器的設(shè)計(jì)與制作　
4.5.1　智力搶答器的Multisim10.0仿真分析　
4.5.2　智力搶答器的制作　
第三部分　總結(jié)與考核　
知識(shí)小結(jié)　
自我檢驗(yàn)題　

項(xiàng)目五　交通燈控制電路的設(shè)計(jì)與制作　
第一部分　相關(guān)知識(shí)　
5.1　時(shí)序邏輯電路的分析和設(shè)計(jì)思路　
5.1.1　時(shí)序邏輯電路的功能描述　
5.1.2　時(shí)序邏輯電路的基本分析方法　
5.1.3　時(shí)序邏輯電路的設(shè)計(jì)思路　
5.2　計(jì)數(shù)器　
5.2.1　異步計(jì)數(shù)器　
5.2.2　同步計(jì)數(shù)器　
5.2.3　N進(jìn)制計(jì)數(shù)器　
5.3　寄存器和移位寄存器　
5.3.1　寄存器　
5.3.2　移位寄存器　
第二部分　工作任務(wù)　
5.4　任意進(jìn)制計(jì)數(shù)器、移位寄存器的Multisim10.0仿真分析　
5.5　交通燈控制電路的設(shè)計(jì)與制作　
5.5.1　交通燈控制電路的Multisim10.0仿真分析　
5.5.2　交通燈控制電路的制作與測(cè)試　
第三部分　總結(jié)與考核　
知識(shí)小結(jié)　
自我檢驗(yàn)題　

項(xiàng)目六　報(bào)警器的設(shè)計(jì)與制作　
第一部分　相關(guān)知識(shí)　
6.1　555定時(shí)器的結(jié)構(gòu)及工作原理　
6.2　施密特觸發(fā)器　
6.2.1　用555定時(shí)器組成施密特觸發(fā)器　
6.2.2　施密特觸發(fā)器的應(yīng)用　
6.3　單穩(wěn)態(tài)觸發(fā)器　
6.3.1　用555定時(shí)器組成單穩(wěn)態(tài)觸發(fā)器　
6.3.2　單穩(wěn)態(tài)觸發(fā)器的應(yīng)用　
6.4　多諧振蕩器　
6.4.1　用555定時(shí)器組成多諧振蕩器　
6.4.2　多諧振蕩器的應(yīng)用　
第二部分　工作任務(wù)　
6.5　報(bào)警器電路的Multisim10.0仿真分析　
6.6　報(bào)警器電路的設(shè)計(jì)與制作　
第三部分　總結(jié)與考核　
知識(shí)小結(jié)　
自我檢驗(yàn)題　

項(xiàng)目七　簡(jiǎn)易數(shù)字電壓表的設(shè)計(jì)與制作　
第一部分　相關(guān)知識(shí)　
7.1　D/A轉(zhuǎn)換器　
7.1.1　D/A轉(zhuǎn)化器的基本概念　
7.1.2　二進(jìn)制權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器　
7.1.3　R-2R T型網(wǎng)絡(luò)D/A轉(zhuǎn)換器　
7.1.4　D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)　
7.1.5　集成D/A轉(zhuǎn)換器　
7.2　A/D轉(zhuǎn)換器　
7.2.1　采樣、保持、量化及編碼　
7.2.2　V-T型雙積分式A/D轉(zhuǎn)換器　
7.2.3　逐次逼近型轉(zhuǎn)換器　
7.2.4　A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)　
7.2.5　集成A/D轉(zhuǎn)換器　
第二部分　工作任務(wù)　
7.3　三位半數(shù)字電壓表的設(shè)計(jì)與Multisim10.0仿真分析　
7.4　三位半數(shù)字電壓表的制作與測(cè)試　
第三部分　總結(jié)與考核　
知識(shí)小結(jié)　
自我檢驗(yàn)題　

項(xiàng)目八　用可編程邏輯器件實(shí)現(xiàn)簡(jiǎn)單的數(shù)字頻率計(jì)　
第一部分　相關(guān)知識(shí)　
8.1　EDA基礎(chǔ)知識(shí)　
8.1.1　EDA概述　
8.1.2　可編程邏輯器件　
8.1.3　EDA開(kāi)發(fā)環(huán)境　
8.2　硬件描述語(yǔ)言VHDL　
8.2.1　VHDL程序相關(guān)知識(shí)　
8.2.2　組合電路的VHDL描述　
8.2.3　時(shí)序電路的VHDL描述　
第二部分　工作任務(wù)　
8.3　用QUARTUS‖8.0開(kāi)發(fā)環(huán)境實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)　
第三部分　總結(jié)與考核　
知識(shí)小結(jié)　
自我檢驗(yàn)題　

附錄一　Multisim常用命令　
附錄二　常用邏輯符號(hào)對(duì)照表　
附錄三　常用數(shù)字集成電路管腳圖　

參考文獻(xiàn)