緒論 （1）
第1章 數(shù)字邏輯基礎(chǔ) （3）
1.1 數(shù)制與數(shù)制轉(zhuǎn)換 （3）
1.1.1 十進(jìn)制 （3）
1.1.2 二進(jìn)制 （4）
1.1.3 十六進(jìn)制和八進(jìn)制 （4）
1.1.4 二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換 （4）
1.1.5 二進(jìn)制數(shù)與十六進(jìn)制數(shù)及八進(jìn)制數(shù)
之間的轉(zhuǎn)換 （7）
1.2 幾種簡單的編碼 （7）
1.2.1 二-十進(jìn)制碼（BCD碼） （8）
1.2.2 格雷碼 （9）
1.2.3 奇偶校驗(yàn)碼 （10）
1.2.4 字符數(shù)字碼 （10）
1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算 （11）
1.3.1 無符號(hào)二進(jìn)制數(shù)的算術(shù)運(yùn)算 （11）
1.3.2 有符號(hào)二進(jìn)制數(shù)的表示 （12）
1.3.3 二進(jìn)制補(bǔ)碼的加法運(yùn)算 （13）
1.4 邏輯代數(shù)中的邏輯運(yùn)算 （14）
1.4.1 基本邏輯運(yùn)算 （15）
1.4.2 復(fù)合邏輯運(yùn)算 （17）
1.4.3 正邏輯與負(fù)邏輯 （19）
1.5 邏輯代數(shù)的基本定律和規(guī)則 （20）
1.6 邏輯函數(shù)的標(biāo)準(zhǔn)形式 （24）
1.6.1 常用的邏輯函數(shù)式 （24）
1.6.2 函數(shù)的與或式和或與式 （24）
1.6.3 最小項(xiàng)和最大項(xiàng) （25）
1.6.4 邏輯函數(shù)的標(biāo)準(zhǔn)與或式和
標(biāo)準(zhǔn)或與式 （27）
1.7 邏輯函數(shù)式與真值表 （29）
1.8 邏輯函數(shù)的化簡 （30）
1.8.1 公式法 （30）
1.8.2 卡諾圖法 （32）
1.8.3 不完全確定的邏輯函數(shù)及其
化簡 （37）
1.8.4 邏輯函數(shù)式化簡為其他形式 （38）
1.8.5 奎恩-麥克拉斯基化簡法 （39）
1.8.6 多輸出邏輯函數(shù)的化簡 （41）
復(fù)習(xí)思考題 （43）
習(xí)題 （43）
第2章 邏輯門電路 （46）
2.1 晶體管的開關(guān)特性 （46）
2.2 分立元件門電路 （48）
2.3 TTL門電路 （50）
2.3.1 TTL與非門的電路結(jié)構(gòu) （50）
2.3.2 TTL與非門的電壓傳輸特性 （52）
2.3.3 TTL與非門的輸入特性與
輸出特性 （53）
2.3.4 TTL與非門的動(dòng)態(tài)特性 （56）
2.3.5 其他類型的TTL門電路 （56）
2.3.6 TTL數(shù)字集成電路 （60）
2.4 其他類型雙極型數(shù)字集成電路 （62）
2.4.1 ECL門電路 （63）
2.4.2 I2L電路 （65）
2.5 CMOS門電路 （66）
2.5.1 CMOS反相器的電路結(jié)構(gòu) （66）
2.5.2 CMOS反相器的電壓傳輸特性和
電流傳輸特性 （66）
2.5.3 CMOS反相器的輸入特性和
輸出特性 （67）
2.5.4 CMOS反相器的動(dòng)態(tài)特性 （69）
2.5.5 其他類型的CMOS門電路 （70）
2.5.6 CMOS數(shù)字集成電路 （72）
2.5.7 CMOS集成電路的主要特點(diǎn)和
使用注意事項(xiàng) （73）
2.6 其他類型的MOS數(shù)字集成電路 （74）
2.6.1 PMOS門電路 （74）
2.6.2 NMOS門電路 （75）
2.6.3 E2CMOS電路 （76）
2.7 Bi-CMOS電路 （76）
2.8 TTL電路與CMOS電路的接口 （77）
復(fù)習(xí)思考題 （78）
習(xí)題 （78）
第3章 組合邏輯電路 （82）
3.1 概述 （82）
3.2 組合邏輯電路的分析 （83）
3.3 組合邏輯電路的設(shè)計(jì) （84）
3.4 組合邏輯電路中的冒險(xiǎn) （85）
3.4.1 功能冒險(xiǎn)與消除方法 （86）
3.4.2 邏輯冒險(xiǎn)與消除方法 （87）
3.5 硬件描述語言—Verilog （89）
3.5.1 硬件描述語言 （89）
3.5.2 Verilog 基本語法 （90）
3.5.3 Verilog 運(yùn)算符 （92）
3.5.4 Verilog程序的基本結(jié)構(gòu) （95）
3.5.5 Verilog邏輯功能的描述方式 （95）
3.5.6 Verilog層次化的設(shè)計(jì)結(jié)構(gòu) （102）
復(fù)習(xí)思考題 （105）
習(xí)題 （105）
Verilog編程設(shè)計(jì)題 （107）
第4章 常用組合邏輯功能器件 （108）
4.1 自頂向下的模塊化設(shè)計(jì)方法 （108）
4.2 編碼器 （110）
4.2.1 二進(jìn)制編碼器 （110）
4.2.2 二-十進(jìn)制編碼器 （111）
4.2.3 常用編碼器集成電路 （111）
4.2.4 編碼器應(yīng)用舉例 （114）
4.2.5 編碼器的Verilog描述 （114）
4.3 譯碼器/數(shù)據(jù)分配器 （116）
4.3.1 二進(jìn)制譯碼器 （116）
4.3.2 二-十進(jìn)制譯碼器 （118）
4.3.3 常用譯碼器集成電路 （119）
4.3.4 數(shù)據(jù)分配器 （120）
4.3.5 顯示譯碼器 （120）
4.3.6 譯碼器應(yīng)用舉例 （125）
4.3.7 譯碼器的Verilog描述 （126）
4.4 數(shù)據(jù)選擇器 （128）
4.4.1 數(shù)據(jù)選擇器的電路結(jié)構(gòu) （128）
4.4.2 常用數(shù)據(jù)選擇器集成電路 （129）
4.4.3 數(shù)據(jù)選擇器應(yīng)用舉例 （131）
4.4.4 數(shù)據(jù)選擇器的Verilog描述 （133）
4.5 算術(shù)運(yùn)算電路 （134）
4.5.1 基本加法器 （134）
4.5.2 高速加法器 （136）
4.5.3 常用加法器集成電路 （137）
4.5.4 加法器應(yīng)用舉例 （138）
4.5.5 加法器的Verilog描述 （140）
4.6 數(shù)值比較器 （141）
4.7 碼轉(zhuǎn)換器 （144）
4.7.1 BCD-二進(jìn)制碼轉(zhuǎn)換器 （144）
4.7.2 常用BCD-二進(jìn)制碼轉(zhuǎn)換器和二進(jìn)制-
BCD碼轉(zhuǎn)換器集成電路 （145）
4.7.3 碼轉(zhuǎn)換電路的Verilog描述 （146）
4.8 數(shù)字系統(tǒng)設(shè)計(jì)舉例—算術(shù)
邏輯單元 （147）
復(fù)習(xí)思考題 （151）
習(xí)題 （151）
Verilog編程設(shè)計(jì)題 （154）
第5章 時(shí)序邏輯電路 （155）
5.1 概述 （155）
5.2 鎖存器 （157）
5.2.1 普通鎖存器 （157）
5.2.2 門控鎖存器 （159）
5.3 觸發(fā)器 （162）
5.3.1 D觸發(fā)器 （162）
5.3.2 JK觸發(fā)器 （166）
5.3.3 其他功能的觸發(fā)器 （168）
5.4 觸發(fā)器使用中的幾個(gè)問題 （170）
5.4.1 觸發(fā)器邏輯功能的轉(zhuǎn)換 （170）
5.4.2 觸發(fā)器的脈沖工作特性 （172）
5.5 觸發(fā)器應(yīng)用舉例 （174）
5.6 時(shí)序邏輯電路的分析與設(shè)計(jì) （176）
5.6.1 同步時(shí)序邏輯電路的分析 （176）
5.6.2 異步時(shí)序邏輯電路的分析 （178）
5.6.3 同步時(shí)序邏輯電路的設(shè)計(jì) （179）
5.6.4 有限狀態(tài)機(jī)的Verilog描述 （183）
復(fù)習(xí)思考題 （186）
習(xí)題 （186）
Verilog編程設(shè)計(jì)題 （190）
第6章 常用時(shí)序邏輯功能器件 （192）
6.1 計(jì)數(shù)器 （192）
6.1.1 異步計(jì)數(shù)器 （192）
6.1.2 同步計(jì)數(shù)器 （197）
6.1.3 計(jì)數(shù)器應(yīng)用 （208）
6.1.4 計(jì)數(shù)器的Verilog描述 （209）
6.2 寄存器和移位寄存器 （210）
6.2.1 寄存器 （210）
6.2.2 移位寄存器 （212）
6.2.3 移位寄存器應(yīng)用舉例 （215）
6.2.4 移位寄存器型計(jì)數(shù)器 （218）
6.2.5 移位寄存器的Verilog描述 （223）
復(fù)習(xí)思考題 （224）
習(xí)題 （224）
Verilog編程設(shè)計(jì)題 （227）
第7章 半導(dǎo)體存儲(chǔ)器和可編程邏輯
器件 （229）
7.1 概述 （229）
7.2 半導(dǎo)體存儲(chǔ)器 （230）
7.2.1 半導(dǎo)體存儲(chǔ)器概述 （230）
7.2.2 只讀存儲(chǔ)器（ROM） （231）
7.2.3 隨機(jī)存取存儲(chǔ)器（RAM） （236）
7.3 可編程邏輯器件（PLD） （238）
7.3.1 PLD概述 （238）
7.3.2 低密度可編程邏輯器件 （240）
7.3.3 復(fù)雜可編程邏輯器件（CPLD） （244）
7.3.4 現(xiàn)場可編程門陣列（FPGA） （246）
7.3.5 PLD的開發(fā)過程 （249）
復(fù)習(xí)思考題 （250）
習(xí)題 （251）
第8章 脈沖信號(hào)的產(chǎn)生與整形 （253）
8.1 555集成定時(shí)器 （253）
8.2 施密特觸發(fā)電路 （255）
8.3 單穩(wěn)態(tài)觸發(fā)電路 （257）
8.3.1 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)
觸發(fā)電路 （258）
8.3.2 用施密特觸發(fā)電路構(gòu)成單穩(wěn)態(tài)
觸發(fā)電路 （259）
8.3.3 集成單穩(wěn)態(tài)觸發(fā)電路 （260）
8.3.4 單穩(wěn)態(tài)觸發(fā)電路的應(yīng)用 （261）
8.3.5 單穩(wěn)態(tài)觸發(fā)電路的Verilog
描述 （262）
8.4 多諧振蕩器 （264）
8.4.1 用555定時(shí)器構(gòu)成多諧
振蕩器 （264）
8.4.2 用施密特觸發(fā)電路構(gòu)成多諧
振蕩器 （266）
8.4.3 石英晶體多諧振蕩器 （267）
復(fù)習(xí)思考題 （268）
習(xí)題 （268）
第9章 數(shù)模和模數(shù)轉(zhuǎn)換 （272）
9.1 D/A轉(zhuǎn)換器 （272）
9.1.1 D/A轉(zhuǎn)換器的基本原理 （272）
9.1.2 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 （273）
9.1.3 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 （273）
9.1.4 集成D/A轉(zhuǎn)換器及主要技術(shù)
參數(shù) （274）
9.2 A/D轉(zhuǎn)換器 （275）
9.2.1 A/D轉(zhuǎn)換器的基本原理 （275）
9.2.2 并行比較型A/D轉(zhuǎn)換器 （278）
9.2.3 逐次逼近型A/D轉(zhuǎn)換器 （279）
9.2.4 雙積分型A/D轉(zhuǎn)換器 （281）
9.2.5 集成A/D轉(zhuǎn)換器及主要技術(shù)
參數(shù) （283）
復(fù)習(xí)思考題 （284）
習(xí)題 （285）
附錄A 各章習(xí)題參考答案 （286）
參考文獻(xiàn) （306）