目錄
第 1章數(shù)字邏輯基礎 1
1.1 模擬電路與數(shù)字電路 1
1.1.1 模擬電路與數(shù)字電路的區(qū)別 1
1.1.2 數(shù)字信號的描述方法 2
1.1.3 描述脈沖的參數(shù) 2
1.1.4 數(shù)字電路的發(fā)展歷程 2
1.2 數(shù)制 3
1.2.1 幾種不同的數(shù)制 3
1.2.2 不同數(shù)制之間的轉(zhuǎn)換 5
1.3 二進制算術(shù)運算 8
1.3.1 無符號二進制數(shù)的四則運算 8
1.3.2 原碼、反碼和補碼 9
1.3.3 補碼的運算 9
1.4 常用的編碼 10
1.4.1 自然二進制碼 10
1.4.2 二-十進制代碼 10
1.4.3 格雷碼 11
1.4.4 美國信息交換標準代碼 11
1.5 邏輯代數(shù)中的運算 12
1.5.1 三種基本運算 12
1.5.2 復合邏輯運算 14
1.6 基本公式和常用公式 17
1.6.1 基本公式 17
1.6.2 其他常用公式 18
1.7 基本定理 19
1.7.1 代入定理 19
1.7.2 反演定理 19
1.7.3 對偶定理 20
1.8 邏輯函數(shù)及其表示方法 20
1.8.1 邏輯函數(shù) 20
1.8.2 邏輯函數(shù)的表示方法 21
1.8.3 不同表示方法的相互轉(zhuǎn)換 22
1.9 邏輯函數(shù)的兩種標準形式 24
1.9.1 *小項 24
1.9.2 *大項 25
1.9.3 邏輯函數(shù)的*小項之和 26
1.9.4 邏輯函數(shù)的*大項之積 27
1.10邏輯函數(shù)的化簡 27
1.10.1 邏輯函數(shù)的多種表達式 27
1.10.2 邏輯函數(shù)*簡形式的標準 28
1.10.3 邏輯函數(shù)的形式變換 29
1.10.4 公式化簡法 29
1.10.5 卡諾圖化簡法 31
1.11特殊情況的邏輯函數(shù)化簡 34
1.11.1 含有無關項的邏輯函數(shù)化簡 34
1.11.2 多輸出邏輯函數(shù)的化簡 36
本章小結(jié) 37
習題 38
第 2章邏輯門電路 42
2.1 概述 42
2.2 基本 CMOS門電路 43
2.2.1 MOS管的基本特性 43
2.2.2 CMOS反相器 48
2.2.3 CMOS與非門 50
2.2.4 CMOS或非門 50
2.2.5 帶緩沖級的 CMOS門電路 51
2.3 CMOS門電路的特性參數(shù) 52
2.3.1 CMOS門電路的靜態(tài)特性 52
2.3.2 CMOS門電路的動態(tài)特性 55
2.4 其他類型的 CMOS門電路 57
2.4.1 漏極開路輸出的 CMOS門電路 57
2.4.2 三態(tài)輸出的 CMOS門電路 59
2.4.3 CMOS傳輸門 60
2.5 常用 CMOS門電路系列 61
2.6 半導體二極管門電路 63
2.6.1 半導體二極管的開關特性 63
2.6.2 二極管與門電路 64
2.7 TTL門電路 64
2.7.1 雙極型三極管反相器 64
2.7.2 標準系列的基本 TTL門電路 66
2.7.3 標準系列 TTL門電路的特性及參數(shù) 69
2.7.4 其他類型的 TTL門電路 74
2.7.5 其他系列的 TTL門電路 76
2.8 邏輯門電路使用中的具體問題 79
2.8.1 門電路使用中需要注意的問題 79
2.8.2 門電路輸入端處理 80
2.8.3 不同類型門電路之間的接口問題 81
本章小結(jié) 82
習題 83
第 3章組合邏輯電路 86
3.1 概述 86
3.1.1 組合邏輯電路的定義 86
3.1.2 組合邏輯電路的描述方法 86
3.2 組合邏輯電路的分析方法 87
3.3 組合邏輯電路的設計方法 88
3.4 若干典型的組合邏輯電路 90
3.4.1 加法器 90
3.4.2 數(shù)值比較器 94
3.4.3 編碼器 96
3.4.4 譯碼器 103
3.4.5 數(shù)據(jù)選擇器 111
3.5 組合邏輯電路中的競爭冒險現(xiàn)象 115
3.5.1 競爭冒險現(xiàn)象產(chǎn)生原因及判斷方法 115
3.5.2 消除競爭冒險現(xiàn)象的方法 116
本章小結(jié) 118
習題 118
第 4章觸發(fā)器 121
4.1 概述 121
4.2 鎖存器和觸發(fā)器 121
4.2.1 RS鎖存器 121
4.2.2 電平觸發(fā)的觸發(fā)器 123
4.2.3 脈沖觸發(fā)的觸發(fā)器 126
4.2.4 邊沿觸發(fā)的觸發(fā)器 130
4.3 觸發(fā)器的邏輯功能 131
4.3.1 RS觸發(fā)器 131
4.3.2 D觸發(fā)器 132
4.3.3 JK觸發(fā)器 132
4.3.4 T觸發(fā)器 133
4.3.5 各種功能觸發(fā)器之間的轉(zhuǎn)換 133
4.4 觸發(fā)器的動態(tài)特性 135
本章小結(jié) 136
習題 136
第 5章時序邏輯電路 141
5.1 概述 141
5.2 時序邏輯電路的分析方法 142
5.2.1 同步時序邏輯電路的分析方法 142
5.2.2 異步時序邏輯電路的分析方法 144
5.3 基本寄存器和移位寄存器 146
5.3.1 基本寄存器 146
5.3.2 移位寄存器 147
5.4 計數(shù)器 150
5.4.1 計數(shù)器的分類 150
5.4.2 同步計數(shù)器 150
5.4.3 異步計數(shù)器 163
5.4.4 任意進制計數(shù)器 165
5.5 常用的時序邏輯電路 169
5.5.1 移位寄存器型計數(shù)器 169
5.5.2 序列信號發(fā)生器 172
5.6 時序邏輯電路的設計方法 173
5.6.1 同步時序邏輯電路的設計方法 173
5.6.2 時序邏輯電路的自啟動設計 177
本章小結(jié) 178
習題 179
第 6章脈沖波形的產(chǎn)生和整形電路 183
6.1 概述 183
6.2 脈沖波形的產(chǎn)生電路 183
6.2.1 TTL門電路構(gòu)成的對稱式多諧振蕩電路 183
6.2.2 環(huán)形振蕩電路 186
6.2.3 石英晶體多諧振蕩電路 187
6.3 脈沖波形的整形電路 188
6.3.1 施密特觸發(fā)電路 188
6.3.2 單穩(wěn)態(tài)觸發(fā)電路 192
6.4 555定時器及其應用 195
6.4.1 555定時器的電路結(jié)構(gòu)與功能 195
6.4.2 555定時器實現(xiàn)施密特觸發(fā)電路 196
6.4.3 555定時器實現(xiàn)單穩(wěn)態(tài)觸發(fā)電路 197
6.4.4 555定時器實現(xiàn)的多諧振蕩電路 199
本章小結(jié) 200
習題 201
第 7章半導體存儲器與可編程邏輯器件 203
7.1 概述 203
7.2 半導體存儲器的結(jié)構(gòu) 204
7.3 半導體存儲器的性能指標 205
7.4 半導體存儲器的分類 206
7.4.1 只讀存儲器 206
7.4.2 隨機訪問存儲器 209
7.5 存儲器擴展 211
7.6 可編程邏輯器件 214
7.6.1 可編程只讀存儲器 214
7.6.2 可編程陣列邏輯 215
7.6.3 通用陣列邏輯 216
7.7 高密度可編程邏輯器件 218
7.7.1 復雜可編程邏輯器件 218
7.7.2 現(xiàn)場可編程門陣列 220
7.8 FPGA產(chǎn)品簡介 223
7.8.1 AMD公司的 FPGA產(chǎn)品 223
7.8.2 Intel公司的 FPGA產(chǎn)品 224
7.8.3 Lattice公司的 FPGA產(chǎn)品 225
7.8.4 國產(chǎn) FPGA產(chǎn)品 225
本章小結(jié) 226
習題 226
第 8章數(shù)模和模數(shù)轉(zhuǎn)換器 228
8.1 概述 228
8.2 D/A轉(zhuǎn)換器 228
8.2.1 權(quán)電阻網(wǎng)絡 D/A轉(zhuǎn)換器 229
8.2.2 倒 T形電阻網(wǎng)絡 D/A轉(zhuǎn)換器 230
8.2.3 權(quán)電流型 D/A轉(zhuǎn)換器 231
8.2.4 D/A轉(zhuǎn)換器的雙極性輸出方式 233
8.2.5 集成 D/A轉(zhuǎn)換器 235
8.3 D/A轉(zhuǎn)換器的技術(shù)指標 236
8.3.1 D/A轉(zhuǎn)換器的分辨率 236
8.3.2 D/A轉(zhuǎn)換器的轉(zhuǎn)換誤差 237
8.3.3 D/A轉(zhuǎn)換器的轉(zhuǎn)換速度 238
8.4 D/A轉(zhuǎn)換器的應用 238
8.5 A/D轉(zhuǎn)換器 240
8.5.1 A/D轉(zhuǎn)換器的基本原理 240
8.5.2 常見的 A/D轉(zhuǎn)換器 242
8.5.3 集成 A/D轉(zhuǎn)換器 248
8.5.4 A/D轉(zhuǎn)換器的技術(shù)指標 250
本章小結(jié) 250
習題 251
第 9章硬件描述語言 Verilog HDL 253
9.1 概述 253
9.2 Verilog HDL語言要素 253
9.2.1 標識符與關鍵字 253
9.2.2 常量及其表示 254
9.2.3 變量 255
9.2.4 運算符 256
9.2.5 Verilog HDL程序的基本結(jié)構(gòu) 260
9.2.6 行為描述語句 262
9.3 Verilog HDL描述門電路 264
9.4 Verilog HDL描述組合邏輯電路 265
9.5 Verilog HDL描述觸發(fā)器 269
9.6 Verilog HDL描述時序邏輯電路 270
9.6.1 Verilog HDL層次化的設計方法 270
9.6.2 有限狀態(tài)機的設計 272
本章小結(jié) 274
習題 275
參考文獻 276