專用集成電路低功耗入門：分析、技術和規(guī)范 [美]拉凱什·查達
定 價：89 元
- 作者：[美]拉凱什·查達J.巴斯卡爾
- 出版時間：2024/3/1
- ISBN：9787111745907
- 出 版 社：機械工業(yè)出版社
- 中圖法分類：TN402
- 頁碼：
- 紙張：膠版紙
- 版次：
- 開本：16開
《專用集成電路低功耗入門：分析、技術和規(guī)范》重點關注CMOS數(shù)字專用集成電路（ASIC）設備，集中探討了三個主要內容：如何分析或測量功耗，如何為設備指定功耗意圖，以及可以用什么技術最小化功耗�！秾Ｓ眉呻娐返凸娜腴T：分析、技術和規(guī)范》采用易于閱讀的風格編寫，章節(jié)間幾乎沒有依賴關系，讀者可以直接跳到感興趣的章節(jié)進行閱讀。本書起始章節(jié)主要介紹如何測量功耗；隨后的章節(jié)介紹低功耗的實現(xiàn)策略；尤其在最后，還介紹了可用于描述功耗意圖的語言。
《專用集成電路低功耗入門：分析、技術和規(guī)范》適合從事芯片設計或具備邏輯設計背景的工程技術人員閱讀，也可作為高等院校集成電路科學與工程、電子科學與技術、微電子學與固體電子學等專業(yè)的高年級本科生和研究生的教材和參考書。
有多少次，當你準備拍照或錄像時，設備電池卻沒電了？我們許多人都曾遭遇過這種窘境。你能準確分清，問題究竟是電池電量不足，還是設備耗電過多嗎？我們總是希望相機或錄像機不要消耗太多電能。然而即便是待機模式下，設備也可能在不為人所知的情況下消耗大量的電能。
芯片的低功耗設計主要實現(xiàn)三個目的：1）提供電子產(chǎn)品的實用壽命。使用同等電能的情況下，低功耗設計的產(chǎn)品能夠工作更長的時間。2）具有更好的可靠性和性能。設備工作會消耗電能，產(chǎn)生熱量，功耗越大的設備產(chǎn)生的熱量越多，會嚴重影響器件性能，導致電路無法正常工作，常見的就是手機發(fā)熱卡頓。3）能夠降低生產(chǎn)成本。高功耗通常需要額外增加風扇等來進行散熱處理，會增加散熱成本。
《專用集成電路低功耗入門：分析、技術和規(guī)范》是ASIC芯片低功耗設計入門指南，作者是美國eSilicon公司資深技術專家。通過對本書內容的學習，能夠幫助讀者了解和分析功耗的去向，并掌握測量功耗的方法。最終能夠采用相應的技術降低設備或系統(tǒng)的功耗。
有多少次，當你準備拍照或錄像時，設備電池卻沒電了？許多人都曾遭遇過這種窘境。你能準確分清問題的原因究竟是電池電量不足，還是設備耗電過多嗎？我們總是希望相機或攝像機不要消耗太多電能。然而即便是在待機模式下，設備也可能在不為人所知的情況下消耗大量的電能。
現(xiàn)在我們大多數(shù)人都意識到了降低功耗的重要性。從消耗大量電能的數(shù)據(jù)中心，到需要長時間運行的小型便攜式設備（如起搏器），功耗需求都是一個重要的關注點。對于數(shù)據(jù)中心，我們希望實現(xiàn)“綠色”、消耗更少的電能，以便將運營成本及對環(huán)境的影響降至最低。對于小型便攜式設備（如起搏器），我們希望它能永遠保持運行。實現(xiàn)所有這些的關鍵是了解和分析功耗的去向，并掌握測量功耗的方法。最終能夠采用相應的技術降低設備或系統(tǒng)的功耗。
在《專用集成電路低功耗入門：分析、技術和規(guī)范》中，我們主要關注CMOS數(shù)字專用集成電路（ASIC）設備�！秾Ｓ眉呻娐返凸娜腴T：分析、技術和規(guī)范》將探討三個主要內容：如何分析或測量功耗，如何為設備指定功耗意圖（power intent），以及可以用什么技術最小化功耗。
在測量ASIC設備的功耗時，我們面臨的一個挑戰(zhàn)是找出功耗的最壞情況。在寒冷條件下功耗更大還是在炎熱條件下功耗更大？當你同時按下按鈕A和按鈕B時功耗更大，還是當你同時按下按鈕A和按鈕C時功耗更大？是瀏覽互聯(lián)網(wǎng)時功耗更大，還是玩視頻游戲時功耗更大？待機模式下的功耗是否也很大？這些問題表明了存在一個功耗最壞情況的概念。用戶可能永遠不會在這種情況下使用設備。那么，是否真的需要調整設計方案以應對這種情況？還是應該追求在典型應用中將功耗最小化？對于ASIC系統(tǒng)設計者而言，這些問題都不容易回答。例如，MP3播放器并沒有針對播放視頻歌曲進行功耗優(yōu)化。如果只播放音頻歌曲，電池可以持續(xù)4天；如果播放視頻歌曲，則電池將在6小時內耗盡。
《專用集成電路低功耗入門：分析、技術和規(guī)范》主要面向從事ASIC設計或具備邏輯設計背景的專業(yè)人士�！秾Ｓ眉呻娐返凸娜腴T：分析、技術和規(guī)范》采用易于閱讀的風格編寫，章節(jié)間幾乎沒有依賴關系，你可以直接跳到感興趣的章節(jié)進行閱讀。起始章節(jié)主要介紹如何測量功耗；隨后的章節(jié)介紹低功耗的實現(xiàn)策略；尤其在最后，還介紹了可用于描述功耗意圖的語言。
Rakesh Chadha是一名資深計算機輔助工程與設計專家，擁有逾25年的專業(yè)經(jīng)驗，其中18年深耕于項目領導與技術管理領域。他在Sematech項目中的芯片寄生效應提取和信號完整性驗證方面，主管時序和信號完整性工作。他是eSilicon公司的設計技術總監(jiān)，負責復雜的SOC設計方法學。
J. Bhasker是硬件描述語言和RTL綜合領域的著名專家。他曾是兩個工作組（IEEE 1076.6 VHDL綜合工作組和IEEE 1364.1 Verilog綜合工作組）的主席，并于2005年獲得了IEEE計算機協(xié)會的杰出貢獻獎。他是eSilicon公司的架構師，負責許多復雜設計的時序驗證工作。
前言
致謝
第1章 引言1
1.1 什么是功耗1
1.2 為什么功耗很重要2
1.3 為什么功耗越來越大2
1.4 功耗去哪了3
1.5 多少才算低4
1.6 為什么要測量5
1.7 對設計復雜度的影響6
1.8 本書概要7
第2章 核心邏輯中的功耗建模8
2.1 數(shù)字設計中的功耗8
2.1.1 使用理想開關的例子8
2.1.2 CMOS數(shù)字邏輯10
2.2 動態(tài)或活動功耗14
2.2.1 組合單元的活動功耗14
2.2.2 時序單元的活動功耗17
2.2.3 內部功耗對參數(shù)的依賴19
2.3 泄漏功耗20
2.3.1 對閾值電壓的依賴 20
2.3.2 對溝道長度的依賴20
2.3.3 對溫度的依賴21
2.3.4 對工藝的依賴21
2.3.5 泄漏功耗建模22
2.4 高級功耗建模23
2.4.1 泄漏電流23
2.4.2 動態(tài)電流24
2.5 總結25
第3章 輸入輸出和宏模塊中的功耗建模27
3.1 存儲器宏模塊27
3.1.1 動態(tài)或活動功耗28
3.1.2 泄漏功耗31
3.2 模擬宏模塊中的功耗33
3.3 輸入輸出緩沖器的功耗34
3.3.1 通用的數(shù)字輸入輸出模塊34
3.3.2 帶終端的高速輸入輸出模塊40
3.4 總結44
第4章 ASIC中的功耗分析45
4.1 什么是開關活動性45
4.1.1 靜態(tài)概率46
4.1.2 翻轉率46
4.1.3 實例46
4.2 基本單元和宏模塊的功耗計算47
4.2.1 2輸入與非門單元的功耗計算47
4.2.2 觸發(fā)器單元的功耗計算53
4.2.3 存儲器宏模塊的功耗計算56
4.3 在模塊或芯片級指定活動性59
4.3.1 默認全局活動性或非矢量59
4.3.2 通過輸入傳播活動性59
4.3.3 VCD 60
4.3.4 SAIF 62
4.4 芯片級功耗分析65
4.4.1 選擇PVT角65
4.4.2 功耗分析65
4.5 總結66
第5章 電源管理的設計意圖68
5.1 電源管理要求68
5.2 電源域69
5.2.1 電源域狀態(tài)70
5.3 用于電源管理的特殊單元71
5.3.1 隔離單元71
5.3.2 電平移位器73
5.3.3 使能電平移位器76
5.3.4 電源開關77
5.3.5 常開單元81
5.3.6 保持單元83
5.3.7 時鐘門控單元86
5.3.8 標準單元90
5.3.9 雙軌存儲器92
5.4 總結93
第6章 低功耗的架構技術94
6.1 總體目標94
6.1.1 影響功耗的參數(shù)95
6.2 動態(tài)頻率96
6.3 動態(tài)電壓縮放97
6.4 動態(tài)電壓和頻率縮放98
6.5 降低電源電壓98
6.6 結構級時鐘門控99
6.7 電源門控100
6.7.1 狀態(tài)保持101
6.7.2 粗粒度和細粒度電源門控102
6.8 多電壓103
6.8.1 優(yōu)化電平移位器104
6.8.2 優(yōu)化隔離單元105
6.9 優(yōu)化存儲器功耗106
6.9.1 對存儲器訪問進行分組106
6.9.2 避免使能引腳上的冗余活動108
6.10 操作數(shù)隔離109
6.11 設計的工作模式110
6.12 RTL技術110
6.12.1 最小化翻轉次數(shù)111
6.12.2 資源共享111
6.12.3 其他112
6.13 總結112
第7章 低功耗實現(xiàn)技術113
7.1 工藝節(jié)點與庫的權衡113
7.2 庫的選擇114
7.2.1 多閾值電壓單元114
7.2.2 多溝道單元115
7.3 時鐘門控117
7.3.1 功耗驅動的時鐘門控118
7.3.2 降低時鐘樹功耗的其他技術119
7.4 時鐘門控對時序的影響120
7.4.1 單級時鐘門控120
7.4.2 多級時鐘門控122
7.4.3 克隆時鐘門控123
7.4.4 合并124
7.5 門級功耗優(yōu)化技術124
7.5.1 使用復雜單元125
7.5.2 調節(jié)單元尺寸125
7.5.3 設置適當?shù)膲簲[率125
7.5.4 引腳互換126
7.5.5 因式分解126
7.6 睡眠模式的功耗優(yōu)化127
7.6.1 通過背偏壓減少泄漏127
7.6.2 關閉不活動的區(qū)塊128
7.6.3 存儲器的睡眠和關機模式132
7.7 自適應工藝監(jiān)控135
7.8 去耦電容和泄漏136
7.9 總結136
第8章 UPF功耗規(guī)范137
8.1 設置范圍138
8.2 創(chuàng)建電源域138
8.3 創(chuàng)建供電端口139
8.4 創(chuàng)建供電網(wǎng)絡140
8.5 連接供電網(wǎng)絡140
8.6 域的主電源141
8.7 創(chuàng)建電源開關141
8.8 映射電源開關142
8.9 供電端口的狀態(tài)142
8.10 電源狀態(tài)表143
8.11 電平移位器規(guī)格144
8.12 隔離策略146
8.13 保持策略147
8.14 映射保持寄存器148
8.15 Mychip實例149
第9章 CPF功耗規(guī)范154
9.1 簡介154
9.2 庫命令155
9.2.1 定義常開單元155
9.2.2 定義全局單元155
9.2.3 定義隔離單元156
9.2.4 定義電平移位器單元156
9.2.5 定義開放源極輸入引腳157
9.2.6 定義焊盤單元157
9.2.7 定義電源鉗位單元158
9.2.8 定義電源鉗位引腳158
9.2.9 定義電源開關單元158
9.2.10 定義相關電源引腳159
9.2.11 定義狀態(tài)保持單元160
9.3 電源模式命令160
9.3.1 創(chuàng)建模式160
9.3.2 創(chuàng)建電源模式161
9.3.3 指定電源模式轉換方式161
9.3.4 設置電源模式控制組162
9.3.5 結束電源模式控制組設置163
9.4 設計和實現(xiàn)約束163
9.4.1 創(chuàng)建分析視圖163
9.4.2 創(chuàng)建偏壓網(wǎng)絡163
9.4.3 創(chuàng)建全局連接164
9.4.4 創(chuàng)建接地網(wǎng)絡164
9.4.5 創(chuàng)建隔離規(guī)則164
9.4.6 創(chuàng)建電平移位器規(guī)則165
9.4.7 創(chuàng)建標稱條件165
9.4.8 創(chuàng)建操作角166
9.4.9 創(chuàng)建焊盤規(guī)則166
9.4.10 創(chuàng)建電源域167
9.4.11 創(chuàng)建電源網(wǎng)絡168
9.4.12 創(chuàng)建電源開關規(guī)則168
9.4.13 創(chuàng)建狀態(tài)保持規(guī)則169
9.4.14 定義庫集合170
9.4.15 標識常開驅動器170
9.4.16 標識電源邏輯
書單推薦![專用集成電路低功耗入門：分析、技術和規(guī)范 [美]拉凱什·查達](/uploadfile/202403/9787111745907.jpg)
