EDA是當(dāng)今世界上先進(jìn)的電子電路設(shè)計(jì)技術(shù),廣泛應(yīng)用于通信、工業(yè)自動(dòng)化、智能儀表、圖像處理和計(jì)算機(jī)等領(lǐng)域,它是電子工程師必須掌握的技術(shù)之一。本書注重基礎(chǔ)知識(shí)講解、由淺入深,既有關(guān)于EDA技術(shù)、大規(guī)模可編程邏輯器件和VHDL的系統(tǒng)介紹,又有豐富的設(shè)計(jì)應(yīng)用實(shí)例,便于學(xué)生消化和理解。全書共7章,包括:緒論、可編程邏輯器件、Quartus Ⅱ軟件安裝及使用、VHDL入門基礎(chǔ)、VHDL的語(yǔ)句、有限狀態(tài)機(jī)和VHDL設(shè)計(jì)實(shí)例。
本書可作為高等院校電子類、通信類及計(jì)算機(jī)類等相關(guān)專業(yè)二年級(jí)及以上學(xué)生的教材,也可作為電子技術(shù)工程技術(shù)人員的參考用書。
本書于2017年作為安徽省省級(jí)規(guī)劃教材項(xiàng)目立項(xiàng)建設(shè),并在2020年教育廳項(xiàng)目驗(yàn)收工作中被評(píng)為優(yōu)秀。
本書于2017年作為安徽省省級(jí)規(guī)劃教材項(xiàng)目立項(xiàng)建設(shè),并在2020年教育廳項(xiàng)目驗(yàn)收工作中被評(píng)為優(yōu)秀。本書是以PLD、EDA設(shè)計(jì)工具、VHDL三方面內(nèi)容為主線展開的,全書共7章。本次修訂主要體現(xiàn)在以下幾個(gè)方面。
1注重軟件的實(shí)用性,完整而又有層次的講解軟件功能
軟件選用QuartusⅡ 150+ ModelsimAltera,在實(shí)際應(yīng)用中獲得了較好的效果。軟件部分按照“入門→層次化設(shè)計(jì)→進(jìn)階”三個(gè)層次安排內(nèi)容。其中,全加器設(shè)計(jì)重點(diǎn)講解自定義模塊和調(diào)用的層次化設(shè)計(jì)的方法;編程下載固化程序、IP核、SignalTap Ⅱ在線調(diào)試等屬于軟件進(jìn)階內(nèi)容,進(jìn)階內(nèi)容建議綜合設(shè)計(jì)階段再來學(xué)習(xí)。
2硬件描述語(yǔ)言的移植性比較好,弱化硬件的影響
硬件描述語(yǔ)言的移植性比較好,在某一型號(hào)FPGA芯片上調(diào)試成功的代碼很容易移植到其他的芯片上,尤其是同一公司的硬件產(chǎn)品。因此讀者只要熟悉自己使用的硬件平臺(tái)即可方便地將本書的例程移植到自己的平臺(tái)上。因此除了必要的步驟,本書很少提到具體的硬件型號(hào)、硬件電路等,弱化不同平臺(tái)對(duì)教材的影響。
3重質(zhì)不重量,求實(shí)不求新,注重對(duì)學(xué)生的引導(dǎo)
書中的實(shí)例內(nèi)容安排,特別注重對(duì)實(shí)例的深入挖掘。特意設(shè)置同一設(shè)計(jì)的不同實(shí)現(xiàn)方式,或者同類型設(shè)計(jì)功能從簡(jiǎn)單到復(fù)雜,層層推進(jìn);并通過“想一想”等欄目,引導(dǎo)學(xué)生吃透例子,并進(jìn)一步在原有實(shí)例基礎(chǔ)上自行設(shè)計(jì)其他電路,以方便初學(xué)者完成由簡(jiǎn)單例子到綜合、復(fù)雜設(shè)計(jì)的順利過渡。書中的例子沒有刻意追求過多過新,而是將編者多年教學(xué)過程中學(xué)生出現(xiàn)問題較多的知識(shí)點(diǎn)進(jìn)行了加強(qiáng)和延伸。編者以務(wù)實(shí)的態(tài)度編寫教材,希望成為教師教學(xué)和學(xué)生學(xué)習(xí)的好助手。難度大的新例程會(huì)在教材配套電子資源或者線上資源中提供。
4結(jié)合教育改革和發(fā)展的新趨勢(shì),教材配備了更加豐富的線上資源
隨著近幾年高校教學(xué)改革的發(fā)展,出現(xiàn)了多種多樣的現(xiàn)代化教學(xué)形式,如慕課、SPOC、翻轉(zhuǎn)課堂等,對(duì)傳統(tǒng)教學(xué)形式和教材形式都帶來了很大的沖擊。編者認(rèn)為,線下教師面對(duì)面教學(xué)的形式是無(wú)可替代的,紙質(zhì)教材也是無(wú)可替代的。但是,其他教學(xué)形式都可作為線下教學(xué)的有機(jī)補(bǔ)充,教材的其他配套網(wǎng)絡(luò)資源也可以為教學(xué)提供較大的便利。因此本書在國(guó)內(nèi)知名網(wǎng)站有慕課資源(目前在“E會(huì)學(xué)”平臺(tái)和“學(xué)堂在線”平臺(tái),后期可能會(huì)有更新)、網(wǎng)絡(luò)配套電子資源(目前在機(jī)械工業(yè)出版社教育服務(wù)網(wǎng),后期會(huì)繼續(xù)更新),不定期更新例程。
本書此次修訂由于玉亭、張麗華擔(dān)任主編,丁伯圣、涂德鳳擔(dān)任副主編。第1章由張麗華修訂,第2章由涂德鳳修訂,第3章由于玉亭、丁伯圣修訂,第4章由于玉亭、鐘玲玲修訂,第5章由于玉亭修訂,第6章由于玉亭、吳旭華修訂,第7章由所有項(xiàng)目組成員共同修訂。全書由張麗華、于玉亭統(tǒng)稿。
本書是幾位教師在總結(jié)多年EDA教學(xué)經(jīng)驗(yàn)的基礎(chǔ)上精心編寫而成的,由于編者水平所限,書中疏漏之處在所難免,希望廣大讀者批評(píng)指正。
本書提供配套的電子課件,授課教師可登錄機(jī)械工業(yè)出版社教育服務(wù)網(wǎng)(www.cmpedu.com)注冊(cè)免費(fèi)下載。
EDA技術(shù)及應(yīng)用第3版第1章緒論 編者
高等院校教師
第1章緒論
11EDA技術(shù)綜述
111EDA技術(shù)含義
112EDA技術(shù)發(fā)展歷程
12ASIC設(shè)計(jì)
13HDL
131HDL發(fā)展歷程
132常用HDL
14EDA的工具軟件
15EDA設(shè)計(jì)流程
本章小結(jié)
習(xí)題
第2章可編程邏輯器件
21可編程邏輯器件概述
211PLD的發(fā)展歷程
212PLD的分類
213PLD的電路表示法
22低密度可編程邏輯器件
221可編程只讀存儲(chǔ)器
222可編程邏輯陣列器件
223可編程陣列邏輯器件
224通用陣列邏輯器件
23復(fù)雜可編程邏輯器件
24現(xiàn)場(chǎng)可編程門陣列器件
241查找表的原理與結(jié)構(gòu)
242Xilinx公司XC4000系列FPGA
簡(jiǎn)介
25CPLD/FPGA開發(fā)應(yīng)用選擇
本章小結(jié)
習(xí)題
第3章Quartus Ⅱ軟件安裝及使用
31Quartus Ⅱ簡(jiǎn)介
32Quartus Ⅱ 150軟件的下載與安裝
321下載
322安裝
33設(shè)計(jì)入門
331開發(fā)流程
332基本使用
333Quartus Ⅱ設(shè)計(jì)入門
34全加器設(shè)計(jì)
35原理圖輸入法之IP核的使用方法
36Signal Tap Ⅱ使用方法
本章小結(jié)
習(xí)題
第4章VHDL入門基礎(chǔ)
41VHDL基本結(jié)構(gòu)
411實(shí)體
412結(jié)構(gòu)體
413GENERIC參數(shù)傳遞
42VHDL文字規(guī)則
421數(shù)字型文字
422字符串文字
423標(biāo)識(shí)符
424下標(biāo)
43VHDL數(shù)據(jù)對(duì)象
431常量
432變量
433信號(hào)
44VHDL數(shù)據(jù)類型
441VHDL預(yù)定義數(shù)據(jù)類型
442用戶自定義數(shù)據(jù)類型
443其他類型
45數(shù)據(jù)類型轉(zhuǎn)換
451使用轉(zhuǎn)換函數(shù)
452使用類型標(biāo)記法轉(zhuǎn)換數(shù)據(jù)類型
46VHDL操作符
47VHDL預(yù)定義屬性
本章小結(jié)
習(xí)題
第5章VHDL的語(yǔ)句
51進(jìn)程語(yǔ)句
52順序語(yǔ)句
521賦值語(yǔ)句
522IF語(yǔ)句
523CASE語(yǔ)句
524LOOP語(yǔ)句
525NEXT語(yǔ)句
526EXIT語(yǔ)句
527WAIT語(yǔ)句
528NULL語(yǔ)句
529RETURN語(yǔ)句
53并行語(yǔ)句
531進(jìn)程語(yǔ)句
532并行信號(hào)賦值語(yǔ)句
533元件例化語(yǔ)句
534生成語(yǔ)句
535塊語(yǔ)句
54設(shè)計(jì)庫(kù)和程序包
541設(shè)計(jì)庫(kù)
542程序包
55子程序
551函數(shù)
552過程
56配置
本章小結(jié)
習(xí)題
第6章有限狀態(tài)機(jī)
61概述
62VHDL一般狀態(tài)機(jī)
63Moore型狀態(tài)機(jī)設(shè)計(jì)
64Mealy型狀態(tài)機(jī)設(shè)計(jì)
65狀態(tài)編碼
66非法狀態(tài)處理
本章小結(jié)
習(xí)題
第7章VHDL設(shè)計(jì)實(shí)例
71序列信號(hào)發(fā)生器設(shè)計(jì)
72簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)
721設(shè)計(jì)要求
722原理描述
723頻率計(jì)的層次化設(shè)計(jì)方案
73多功能信號(hào)發(fā)生器的設(shè)計(jì)
731設(shè)計(jì)的基本思路
732系統(tǒng)總體方案設(shè)計(jì)
733函數(shù)發(fā)生器的硬件設(shè)計(jì)
734函數(shù)發(fā)生器的軟件設(shè)計(jì)
735頂層設(shè)計(jì)
736仿真結(jié)果
74交通燈控制器的設(shè)計(jì)
741交通燈控制器的設(shè)計(jì)要求
742系統(tǒng)組成
743層次化設(shè)計(jì)和軟件仿真
本章小結(jié)
習(xí)題
部分習(xí)題參考答案
參考文獻(xiàn)
EDA技術(shù)及應(yīng)用第3版目錄
11122344571212131313141517171819202429293033353536363737374040424371737980808181828387888889899090909192959698999999100100104106106108108110110114122127129130130131131131131133137145147149149150151152158161162162165165166170172174176177178179179181181181182187187187187188194194197197197198212212213234
書單推薦
