本書分為三篇,共12章。第一篇分為2章,講述數(shù)字電路的數(shù)制、補(bǔ)碼和編碼以及數(shù)字系統(tǒng)分析與設(shè)計(jì)的工具邏輯代數(shù)。第二篇分為7章,以原理為主線,以器件為基礎(chǔ),以應(yīng)用為目標(biāo),講述數(shù)字以及數(shù)�；旌舷到y(tǒng)設(shè)計(jì)中常用的集成電路門電路、組合邏輯電路、時(shí)序邏輯電路以及存儲(chǔ)器、脈沖電路和A/D、D/A轉(zhuǎn)換器,并通過章內(nèi)的思考與練習(xí)拓展讀者思維深度和高度,通過章末典型的設(shè)計(jì)項(xiàng)目使讀者能夠及時(shí)地掌握應(yīng)用要點(diǎn)。第三篇分為3章,講述數(shù)字設(shè)計(jì)新技術(shù)EDA技術(shù)的概念和應(yīng)用要素、硬件描述語言Verilog HDL、常用數(shù)字器件的描述以及有限狀態(tài)機(jī)設(shè)計(jì)方法,并配合設(shè)計(jì)項(xiàng)目,進(jìn)一步培養(yǎng)讀者數(shù)字系統(tǒng)的設(shè)計(jì)能力。本書可作為電子信息類、計(jì)算機(jī)類等專業(yè)本科教材或教學(xué)參考書,也可作為數(shù)字電路自學(xué)或電子技術(shù)課程設(shè)計(jì)的參考書。
數(shù)字系統(tǒng)在通信、信號(hào)處理、集成電路設(shè)計(jì)以及大數(shù)據(jù)和人工智能等電子信息產(chǎn)業(yè)有著舉足輕重的作用。黨的二十大報(bào)告中有教育、科技、人才是全面建設(shè)社會(huì)主義現(xiàn)代化國家的基礎(chǔ)性、戰(zhàn)略性支撐和必須堅(jiān)持科技是第一生產(chǎn)力、人才是第一資源、創(chuàng)新是第一動(dòng)力等論述，強(qiáng)調(diào)了科技、人才和創(chuàng)新的重要性。數(shù)字電路與邏輯設(shè)計(jì)是學(xué)習(xí)數(shù)字系統(tǒng)設(shè)計(jì)的入門課程，是電子信息類和計(jì)算機(jī)類相關(guān)專業(yè)的重要工程基礎(chǔ)課，理論性和實(shí)踐性都很強(qiáng)。在多年的電子技術(shù)教學(xué)實(shí)踐中,編者深切地體會(huì)到高等教育必須適應(yīng)社會(huì)發(fā)展的需求,將學(xué)以致用作為培養(yǎng)目標(biāo)，以此組織教材內(nèi)容和編寫模式,及設(shè)計(jì)項(xiàng)目和習(xí)題，使學(xué)生能夠從應(yīng)用的角度學(xué)習(xí)數(shù)字電路,進(jìn)而提高電子系統(tǒng)設(shè)計(jì)的能力。
本書編者具有近三十年的電子技術(shù)教學(xué)經(jīng)驗(yàn)，主講EDA技術(shù)課程二十多年，并具有組織和指導(dǎo)大學(xué)生電子設(shè)計(jì)競賽、EDA/SOPC電子設(shè)計(jì)專題、模擬及模數(shù)混合應(yīng)用電路設(shè)計(jì)競賽的實(shí)踐經(jīng)驗(yàn)，為了達(dá)到學(xué)以致用的培養(yǎng)目標(biāo)，編者在教材的架構(gòu)、內(nèi)容的側(cè)重點(diǎn)、設(shè)計(jì)項(xiàng)目的構(gòu)思、思考與練習(xí)和習(xí)題的精選等方面深入思考、精心安排。為了體現(xiàn)數(shù)字電路與邏輯設(shè)計(jì)課程的基礎(chǔ)性，并兼顧沒有時(shí)序邏輯電路難以有效構(gòu)成數(shù)字系統(tǒng)的應(yīng)用特點(diǎn)，本書采用理論與實(shí)踐相結(jié)合的編排方式，在講清數(shù)字電路理論的同時(shí)，注重器件的原理、功能及應(yīng)用。為了突出教材的高階性和創(chuàng)新性，多數(shù)章節(jié)配有用于課堂啟發(fā)式教學(xué)的思考與練習(xí)，并在章末附有設(shè)計(jì)項(xiàng)目和習(xí)題，由淺入深，舉一反三，注重系統(tǒng)觀念的培養(yǎng)和應(yīng)用能力的提高。
全書分為三篇共12章。第一篇（第1、2章）講述數(shù)字電路的數(shù)制、補(bǔ)碼和編碼以及數(shù)字系統(tǒng)分析與設(shè)計(jì)的理論工具邏輯代數(shù)。第二篇（第3~9章）以原理為主線，以器件為基礎(chǔ)，以應(yīng)用為目標(biāo)，講述數(shù)字系統(tǒng)以及數(shù)模混合系統(tǒng)設(shè)計(jì)中常用的集成電路門電路、組合邏輯電路、時(shí)序邏輯電路以及存儲(chǔ)器、脈沖電路和A/D、D/A轉(zhuǎn)換器，并通過章內(nèi)的思考與練習(xí)拓展課程深度，提升思維高度，通過章末典型的設(shè)計(jì)項(xiàng)目使讀者能夠及時(shí)地掌握應(yīng)用要點(diǎn)，培養(yǎng)系統(tǒng)設(shè)計(jì)能力。第三篇(第10~12章)講述數(shù)字系統(tǒng)設(shè)計(jì)新技術(shù)EDA技術(shù)的概念和應(yīng)用要素、硬件描述語言Verilog HDL、常用數(shù)字器件的描述以及有限狀態(tài)機(jī)設(shè)計(jì)方法，并配合設(shè)計(jì)項(xiàng)目，進(jìn)一步提升讀者的數(shù)字系統(tǒng)設(shè)計(jì)能力。
本書的編寫力求突出三個(gè)特點(diǎn)：
(1) 注重應(yīng)用以應(yīng)用為導(dǎo)向，注重邏輯設(shè)計(jì)，淡化器件內(nèi)部電路分析，突出器件的功能和應(yīng)用。
(2) 內(nèi)容全面本書第一篇、第二篇講述以中小規(guī)模器件應(yīng)用為基礎(chǔ)的經(jīng)典數(shù)字電路課程內(nèi)容，第三篇講述基于硬件描述語言的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)新技術(shù)，通過對(duì)常用器件的功能描述和典型項(xiàng)目的設(shè)計(jì)，舉一反三，將傳統(tǒng)的數(shù)字電路課程內(nèi)容與新技術(shù)的應(yīng)用融合在一起，進(jìn)一步拓展讀者的視野。
(3) 培養(yǎng)能力通過思考與練習(xí)深化課程內(nèi)容，提升讀者的思維高度。通過例題、設(shè)計(jì)項(xiàng)目和應(yīng)用性習(xí)題，由淺入深，循序漸進(jìn)，培養(yǎng)學(xué)生電子系統(tǒng)設(shè)計(jì)能力。
本書主要由張俊濤編寫，陳曉莉參與編寫了部分內(nèi)容，幫助繪制了書中的插圖，并承擔(dān)了微課視頻的錄制、剪輯和優(yōu)化工作。
在本書的編寫過程中，編者參考了國內(nèi)外許多經(jīng)典的數(shù)字電路教材和著作，在此向相關(guān)作者表示深深的謝意。
本書可作為電子信息類、計(jì)算機(jī)類專業(yè)本科教材或教學(xué)參考書，也可作為數(shù)字電路自學(xué)和電子技術(shù)課程設(shè)計(jì)的參考書。將本書作為教材時(shí)可采用少學(xué)時(shí)和多學(xué)時(shí)兩種教學(xué)模式，少學(xué)時(shí)可只講述第一篇和第二篇，因?yàn)榍皟善呀?jīng)涵蓋了傳統(tǒng)的數(shù)字電路經(jīng)典內(nèi)容；多學(xué)時(shí)可選講第三篇，以拓展視野，進(jìn)一步提升數(shù)字系統(tǒng)設(shè)計(jì)能力。
需要說明的是，為方便學(xué)生應(yīng)用電路仿真軟件和EDA開發(fā)環(huán)境進(jìn)行數(shù)字系統(tǒng)分析與設(shè)計(jì)，同時(shí)為方便閱讀原始器件資料和進(jìn)行國際交流，本書采用國際通用的門電路符號(hào)。敬請(qǐng)讀者注意。
本書配套提供教學(xué)大綱、教學(xué)課件和習(xí)題解答，僅面向選用本書作為教材的高校教師。書中帶有*標(biāo)記的習(xí)題表示該習(xí)題的復(fù)雜度超出了基本教學(xué)要求，具有一定的挑戰(zhàn)性，與課程設(shè)計(jì)和電子設(shè)計(jì)競賽相關(guān)。
鑒于編者的水平，書中難免存在疏漏之處，懇請(qǐng)讀者提出批評(píng)意見和改進(jìn)建議。
編者2023年9月
第一篇數(shù)字電路基礎(chǔ)
第1章數(shù)制與編碼
1.1數(shù)制
1.1.1十進(jìn)制
1.1.2二進(jìn)制
1.1.3十六進(jìn)制
1.1.4不同進(jìn)制的轉(zhuǎn)換
1.2補(bǔ)碼的應(yīng)用
1.3編碼
1.3.1十進(jìn)制編碼
1.3.2循環(huán)碼
1.3.3ASCII碼
本章小結(jié)
習(xí)題
第2章邏輯代數(shù)基礎(chǔ)
2.1邏輯運(yùn)算
2.1.1與邏輯
2.1.2或邏輯
2.1.3非邏輯
2.1.4兩種復(fù)合邏輯
2.1.5兩種特殊邏輯
2.2邏輯代數(shù)中的公式
2.2.1基本公式
2.2.2常用公式
2.2.3異或邏輯的應(yīng)用
2.3三種規(guī)則
2.3.1代入規(guī)則
2.3.2反演規(guī)則
2.3.3對(duì)偶規(guī)則
2.4邏輯函數(shù)的表示方法
2.4.1真值表
2.4.2函數(shù)表達(dá)式
2.4.3邏輯圖
2.4.4表示方法的相互轉(zhuǎn)換
2.5邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.5.1最小項(xiàng)表達(dá)式
2.5.2最大項(xiàng)表達(dá)式
2.6邏輯函數(shù)的化簡
2.6.1公式法
2.6.2卡諾圖法
*2.6.3QM化簡法
2.7無關(guān)項(xiàng)及其應(yīng)用
本章小結(jié)
習(xí)題
第二篇常用集成電路
第3章基本門電路
3.1分立器件門電路
3.1.1二極管與門
3.1.2二極管或門
3.1.3三極管反相器
3.2集成門電路
3.2.1CMOS反相器
3.2.2其他CMOS邏輯門
3.3兩種特殊門電路
3.4CMOS傳輸門
3.5設(shè)計(jì)實(shí)踐
本章小結(jié)
習(xí)題
第4章組合邏輯器件
4.1組合邏輯電路概述
4.2組合邏輯電路的分析與設(shè)計(jì)
4.2.1組合邏輯電路設(shè)計(jì)
4.2.2組合邏輯電路分析
4.3常用組合邏輯器件
4.3.1編碼器
4.3.2譯碼器
4.3.3數(shù)據(jù)選擇器與數(shù)據(jù)分配器
4.3.4加法器
4.3.5數(shù)值比較器
4.3.6奇偶校驗(yàn)器
4.4組合邏輯電路中的競爭冒險(xiǎn)
4.4.1競爭冒險(xiǎn)的概念
4.4.2競爭冒險(xiǎn)現(xiàn)象的檢查方法
4.4.3競爭冒險(xiǎn)現(xiàn)象的消除方法
4.5設(shè)計(jì)實(shí)踐
本章小結(jié)
習(xí)題
第5章鎖存器與觸發(fā)器
5.1基本鎖存器及其描述方法
5.2門控鎖存器
5.3脈沖觸發(fā)器
5.4邊沿觸發(fā)器
5.5鎖存器與觸發(fā)器的邏輯功能和動(dòng)作特點(diǎn)
5.6鎖存器與觸發(fā)器的動(dòng)態(tài)特性
5.6.1門控鎖存器的動(dòng)態(tài)特性
5.6.2邊沿觸發(fā)器的動(dòng)態(tài)特性
5.7設(shè)計(jì)實(shí)踐
本章小結(jié)
習(xí)題
第6章時(shí)序邏輯器件
6.1時(shí)序邏輯電路概述
6.2時(shí)序邏輯電路的功能描述
6.2.1狀態(tài)轉(zhuǎn)換表
6.2.2狀態(tài)轉(zhuǎn)換圖
6.2.3時(shí)序圖
6.3時(shí)序邏輯電路的分析與設(shè)計(jì)
6.3.1時(shí)序邏輯電路分析
6.3.2時(shí)序邏輯電路設(shè)計(jì)
6.4寄存器與移位寄存器
6.4.1寄存器
6.4.2移位寄存器
6.5計(jì)數(shù)器
6.5.1同步計(jì)數(shù)器設(shè)計(jì)
6.5.2異步計(jì)數(shù)器分析
6.5.3任意進(jìn)制計(jì)數(shù)器
6.5.4兩種特殊計(jì)數(shù)器
6.6兩種時(shí)序單元電路
6.6.1順序脈沖發(fā)生器
6.6.2序列信號(hào)產(chǎn)生器
6.7時(shí)序邏輯電路中的競爭冒險(xiǎn)
6.7.1時(shí)鐘脈沖的特性
6.7.2時(shí)序邏輯電路可靠工作的條件
6.8設(shè)計(jì)實(shí)踐
6.8.1交通燈控制器設(shè)計(jì)1
6.8.2數(shù)字頻率計(jì)設(shè)計(jì)1
6.8.3數(shù)碼序列控制電路設(shè)計(jì)
本章小結(jié)
習(xí)題
第7章半導(dǎo)體存儲(chǔ)器
7.1ROM
7.2RAM
7.2.1靜態(tài)RAM
7.2.2動(dòng)態(tài)RAM
7.3存儲(chǔ)容量的擴(kuò)展
7.4ROM的應(yīng)用
7.4.1實(shí)現(xiàn)組合邏輯函數(shù)
7.4.2實(shí)現(xiàn)代碼轉(zhuǎn)換
7.4.3構(gòu)成函數(shù)發(fā)生器
7.5設(shè)計(jì)實(shí)踐
7.5.1DDS信號(hào)源設(shè)計(jì)1
7.5.2LED點(diǎn)陣驅(qū)動(dòng)電路設(shè)計(jì)
本章小結(jié)
習(xí)題
第8章脈沖電路
8.1描述脈沖的主要參數(shù)
8.2555定時(shí)器及應(yīng)用
8.2.1施密特電路
8.2.2單穩(wěn)態(tài)電路
8.2.3多諧振蕩器
8.3設(shè)計(jì)實(shí)踐
8.3.1音頻脈沖產(chǎn)生電路設(shè)計(jì)
8.3.2簡易電子琴設(shè)計(jì)
本章小結(jié)
習(xí)題
第9章數(shù)/模與模/數(shù)轉(zhuǎn)換器
9.1數(shù)/模轉(zhuǎn)換器
9.1.1權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
9.1.2梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
9.1.3D/A轉(zhuǎn)換器的性能指標(biāo)
9.2模/數(shù)轉(zhuǎn)換器
9.2.1采樣保持電路
9.2.2量化與編碼電路
9.2.3A/D轉(zhuǎn)換器的性能指標(biāo)
9.3設(shè)計(jì)實(shí)踐
9.3.1可控增益放大電路設(shè)計(jì)
9.3.2數(shù)控穩(wěn)壓電源設(shè)計(jì)
9.3.3溫度測量系統(tǒng)設(shè)計(jì)
本章小結(jié)
習(xí)題
第三篇數(shù)字系統(tǒng)設(shè)計(jì)新技術(shù)
第10章EDA技術(shù)基礎(chǔ)
10.1EDA技術(shù)應(yīng)用要素
10.1.1可編程邏輯器件
10.1.2硬件描述語言
10.1.3EDA軟件
10.2Verilog HDL基礎(chǔ)
10.2.1模塊的基本結(jié)構(gòu)
10.2.2基本語法元素
10.2.3數(shù)據(jù)類型
10.3基元、運(yùn)算符與操作符
10.3.1基元
10.3.2運(yùn)算符與操作符
10.4三種功能描述方法
10.4.1結(jié)構(gòu)描述
10.4.2數(shù)據(jù)流描述
10.4.3行為描述
10.5設(shè)計(jì)實(shí)踐
本章小結(jié)
習(xí)題
第11章常用數(shù)字器件的描述
11.1組合邏輯器件的描述
11.1.1基本邏輯門
11.1.2編碼器
11.1.3譯碼器
11.1.4數(shù)據(jù)選擇器
11.1.5數(shù)值比較器
11.1.6三態(tài)緩沖器
11.1.7奇偶校驗(yàn)器
11.2時(shí)序邏輯器件的描述
11.2.1觸發(fā)器
11.2.2寄存器
11.2.3計(jì)數(shù)器
11.3分頻器的描述
11.4存儲(chǔ)器的描述
11.5設(shè)計(jì)實(shí)踐
11.5.1數(shù)字頻率計(jì)設(shè)計(jì)2
11.5.2DDS信號(hào)源設(shè)計(jì)2
11.5.3鍵盤電子琴設(shè)計(jì)
本章小結(jié)
習(xí)題
第12章有限狀態(tài)機(jī)設(shè)計(jì)
12.1狀態(tài)機(jī)設(shè)計(jì)方法
12.2A/D轉(zhuǎn)換控制器設(shè)計(jì)
12.3周期法頻率計(jì)設(shè)計(jì)
12.4設(shè)計(jì)實(shí)踐
12.4.1交通燈控制器設(shè)計(jì)2
12.4.2等精度頻率計(jì)設(shè)計(jì)
12.4.3VGA時(shí)序控制器設(shè)計(jì)
本章小結(jié)
習(xí)題
附錄A常用門電路邏輯符號(hào)對(duì)照表
附錄B常用數(shù)字器件引腳速查
參考文獻(xiàn)
書單推薦
