0 緒論
　0.1 “數(shù)字電子技術(shù)基礎(chǔ)”課程特點(diǎn)
　0.2 “數(shù)字電子技術(shù)基礎(chǔ)”學(xué)習(xí)方法
　本章附錄：“數(shù)字電子技術(shù)基礎(chǔ)”課程教學(xué)基本要求
1 數(shù)字邏輯概論
　1.1 內(nèi)容提要及重點(diǎn)
　　1.1.1 數(shù)制與碼制
　　1.1.2 算術(shù)運(yùn)算與邏輯運(yùn)算
　　1.1.3 邏輯代數(shù)的基本定律和規(guī)則
　　1.1.4 邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換
　　1.1.5 邏輯函數(shù)的化簡(jiǎn)
　1.2 常見疑難問題解答
　　1.2.1 如何根據(jù)轉(zhuǎn)換誤差要求確定小數(shù)的位數(shù)？
　　1.2.2 為什么補(bǔ)碼相加可實(shí)現(xiàn)減法運(yùn)算？什么是溢出？
　1.3 例題精選
　　1.3.1 任意進(jìn)制→十進(jìn)制
　　1.3.2 十進(jìn)制→任意進(jìn)制
　　1.3.3 十進(jìn)制→十六進(jìn)制
　　1.3.4 二進(jìn)制→八進(jìn)制或十六進(jìn)制
　　1.3.5 真值表→邏輯表達(dá)式
　　1.3.6 邏輯表達(dá)式→邏輯圖
　　1.3.7 邏輯表達(dá)式→真值表
　　1.3.8 邏輯圖→邏輯表達(dá)式
　　1.3.9 波形圖→真值表
　　1.3.10 邏輯等式的證明
　　1.3.11 邏輯函數(shù)的代數(shù)法化簡(jiǎn)
　　1.3.12 邏輯函數(shù)的卡諾圖法化簡(jiǎn)
　　1.3.13 將邏輯函數(shù)變換為與-或式和或-與式
　　1.3.14 將邏輯函數(shù)變換為與非-與非式
　　1.3.15 將邏輯函數(shù)變換為與-或-非式和或非-或非式
　1.4 學(xué)習(xí)自測(cè)
　　1.4.1 自我檢驗(yàn)題
　　1.4.2 自我檢驗(yàn)題參考答案
2 邏輯門電路
　2.1 內(nèi)容提要及重點(diǎn)
　　2.1.1 邏輯門電路的一般特性
　　2.1.2 半導(dǎo)體器件的開關(guān)特性
　　2.1.3 集成門電路
　　2.1.4 門電路使用中的幾個(gè)問題
　2.2 常見疑難問題解答
　　2.2.1 如何計(jì)算CMOS門電路的扇出數(shù)？
　　2.2.2 如何判斷場(chǎng)效應(yīng)管工作在截止區(qū)、飽和區(qū)或可變電阻區(qū)？
　　2.2.3 如何用圖解法說明CMOS反相器的靜態(tài)功耗幾乎為零？
　　2.2.4 OD門驅(qū)動(dòng)TTL門電路時(shí)，如何計(jì)算TTL門的輸入電流？
　2.3 例題精選
　　2.3.1 邏輯門電路特性參數(shù)計(jì)算
　　2.3.2 場(chǎng)效應(yīng)管（或BJT管）工作狀態(tài)的計(jì)算
　　2.3.3 CMOS集成門電路邏輯功能分析
　　2.3.4 TTL集成門電路邏輯功能分析
　　2.3.5 NMOS集成門電路邏輯功能分析
　　2.3.6 OD門（或OC門）電路上拉電阻的計(jì)算
　　2.3.7 三態(tài)門應(yīng)用電路
　　2.3.8 傳輸門應(yīng)用電路
　　2.3.9 判斷CMOS（TTL）輸入端通過電阻接地時(shí)的邏輯電平
　　2.3.10 CMOS與TTL門電路之間的接口問題
　2.4 學(xué)習(xí)自測(cè)
　　2.4.1 自我檢驗(yàn)題
　　2.4.2 自我檢驗(yàn)題參考答案
3 組合邏輯電路
　3.1 內(nèi)容提要及重點(diǎn)
　　3.1.1 組合邏輯電路的特點(diǎn)
　　3.1.2 組合邏輯電路的分析步驟
　　3.1.3 組合邏輯電路的設(shè)計(jì)步驟
　　3.1.4 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
　　3.1.5 典型的組合邏輯集成電路
　……
4 鎖存器和觸發(fā)器
5 時(shí)序邏輯電路
6 存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門陣列
7 脈沖波形的產(chǎn)生與變換
8 數(shù)模與模數(shù)轉(zhuǎn)換器
9 數(shù)字電子技術(shù)基礎(chǔ)試卷（本科）及參考答案
10 模擬與數(shù)字電子技術(shù)基礎(chǔ)碩士研究生入學(xué)考試試卷及參考答案
參考文獻(xiàn)