本書在編寫時(shí)突破傳統(tǒng)教材內(nèi)容的制約，對(duì)教材內(nèi)容等進(jìn)行綜合改革，融入了本領(lǐng)域**的科研與教學(xué)改革成果，確保課程的高階性與創(chuàng)新性，充分體現(xiàn)了課程的挑戰(zhàn)度，使之更好地適應(yīng)21世紀(jì)人才培養(yǎng)的要求。本書的主要特點(diǎn)有： ①創(chuàng)新性，本書突破傳統(tǒng)的VHDL教學(xué)模式和流程，將普遍認(rèn)為較難學(xué)習(xí)的VHDL，用全新的教學(xué)理念和編排方式給出，并與EDA工程實(shí)踐有機(jī)結(jié)合，達(dá)到了良好的教學(xué)效果，同時(shí)大大縮短了授課時(shí)數(shù)。全書以數(shù)字電路設(shè)計(jì)為基點(diǎn)，從實(shí)例的介紹中引出VHDL語(yǔ)法內(nèi)容，通過一些簡(jiǎn)單、直觀、典型的實(shí)例，將VHDL中最核心、最基本的內(nèi)容解釋清楚，使讀者在較短的時(shí)間內(nèi)就能有效地把握VHDL的主干內(nèi)容，并付諸設(shè)計(jì)實(shí)踐。②系統(tǒng)性，本書內(nèi)容全面，注重基礎(chǔ)，理論聯(lián)系實(shí)際，并使用大量圖表說明問題，編寫簡(jiǎn)明精煉、針對(duì)性強(qiáng)，設(shè)計(jì)實(shí)例都通過了編譯，設(shè)計(jì)文件和參數(shù)選擇都經(jīng)過了驗(yàn)證，便于讀者對(duì)內(nèi)容的理解和掌握。③實(shí)用性，本書注重實(shí)用、講述清楚、由淺入深，書中的實(shí)例具有很高的參考價(jià)值和實(shí)用價(jià)值，讀者能夠掌握較多的實(shí)戰(zhàn)技能和經(jīng)驗(yàn)。
本書既可作為高等院校電氣、自動(dòng)化、計(jì)算機(jī)、通信、電子類專業(yè)的研究生、本科生的教材或參考書，也可供廣大的ASIC設(shè)計(jì)人員和電子電路設(shè)計(jì)人員閱讀參考。