中文字幕人妻丝袜二区,淫娃荡妇久久网杏色tv亚洲

本教材是在參照全國高校計算機專業(yè)教學(xué)指導(dǎo)委員會,中國計算機學(xué)會教育委員會與全國高等學(xué) 校計算機教育研究公聯(lián)合推薦的計算機學(xué)科教劃2000指導(dǎo)思想的基礎(chǔ)上，從傳投知識和培養(yǎng)能力出發(fā)編寫而成的，以飛速發(fā)展的數(shù)字集成電路為背景，將數(shù)字電子技術(shù)和數(shù)字邏輯電路的有關(guān)知識融為一體，系統(tǒng)地介紹了數(shù)字系統(tǒng)邏輯電路分析與設(shè)計的基本知識、理論和方法，并討論了采用各種不同規(guī)模的邏輯器件進(jìn)行分析與設(shè)計的詳細(xì)過程。全書內(nèi)容包括基本知識、邏輯代數(shù)基礎(chǔ)、集成門電路與觸發(fā)器、組合邏輯電路、同步時序邏輯電路、異步時序邏輯電路、中規(guī)模通用集成電路、可編程邏輯器件、綜合設(shè)計舉例和VHDL基礎(chǔ)等。

我們正處在一個信息急劇增長的時代，事物的發(fā)展和技術(shù)的進(jìn)步，對傳統(tǒng)的教育體系和人才培養(yǎng)模式提出了新的挑戰(zhàn)。21世紀(jì)的高等教育正在對專業(yè)結(jié)構(gòu)、課程體系、教學(xué)內(nèi)容和教學(xué)方法進(jìn)行系統(tǒng)的、整體的改革，教材建設(shè)是改革的重要內(nèi)容之一。隨著信息技術(shù)的飛速發(fā)展，各行各業(yè)對信息學(xué)科人才的需求越來越大。如何為社會培養(yǎng)更多的具有創(chuàng)新能力、解決實際問題能力和高素質(zhì)的信息學(xué)科人才，是目前高等教育的重要任務(wù)之一。數(shù)字邏輯是信息學(xué)科各專業(yè)學(xué)生必修的一門重要專業(yè)技術(shù)基礎(chǔ)課。設(shè)置本課程的主要目的是:使學(xué)生掌握數(shù)字系統(tǒng)分析與設(shè)計的基本知識與理論，熟悉各種不同規(guī)模的邏輯器件，掌握各類邏輯電路分析與設(shè)計的基本方法，為數(shù)字計算機和其他數(shù)字系統(tǒng)的硬件分析與設(shè)計奠定堅實的基礎(chǔ)。針對教學(xué)需求，國內(nèi)外出版了大量相關(guān)的教科書，這些教科書各具特色，其中有許多被公認(rèn)是十分優(yōu)秀的作品。然而，該領(lǐng)域的教科書一般都因摩爾定律而適用周期受限。為了適應(yīng)不斷發(fā)生的各種變化，優(yōu)秀的教科書也必須不斷更新、完善。本教材版是在參照全國高校計算機專業(yè)類教學(xué)指導(dǎo)委員會、中國計算機學(xué)會教育工作委員會與全國高等學(xué)校計算機教育研究會聯(lián)合推薦的《計算機學(xué)科教學(xué)計劃2000》指導(dǎo)思想的基礎(chǔ)上，從傳授知識和培養(yǎng)能力的目標(biāo)出發(fā)，吸取國內(nèi)外*新相關(guān)教材優(yōu)點，結(jié)合作者長期從事教學(xué)與科研積累的知識、經(jīng)驗，以及本課程的特點、要點和難點編寫的。自2000年出版以來，本教材已先后4次改版，版至第四版發(fā)行后受到了廣大讀者的關(guān)愛，在20年的時間里先后45次印刷，發(fā)行20多萬冊。該教材一直作為國家精品課程數(shù)字電路與邏輯設(shè)計的主教材，并列入國家十一五規(guī)劃教材。然而，數(shù)字技術(shù)的發(fā)展日新月異，隨著時代的發(fā)展和教學(xué)改革的不斷深入，在教材使用過程中我們深感其仍存在某些不盡人意的地方，希望加以改進(jìn)和完善。教材第五版就是在第四版的基礎(chǔ)上修訂而成的。數(shù)字集成電路是數(shù)字計算機和各類數(shù)字系統(tǒng)功能實現(xiàn)的物質(zhì)基礎(chǔ)。本教材以高速發(fā)展的數(shù)字集成電路為紐帶，將數(shù)字電子技術(shù)和數(shù)字邏輯的有關(guān)知識融為一體，較完整地闡述了各種不同規(guī)模的數(shù)字集成電路及其在數(shù)字系統(tǒng)邏輯設(shè)計中的應(yīng)用；力圖使學(xué)生在掌握邏輯設(shè)計基本理論和方法的基礎(chǔ)上，了解數(shù)字器件的更新?lián)Q代對數(shù)字系統(tǒng)設(shè)計方法產(chǎn)生的重要影響，以及數(shù)字器件與數(shù)字系統(tǒng)設(shè)計方法的發(fā)展趨勢，不斷掌握新的技術(shù)，以適應(yīng)數(shù)字技術(shù)快速發(fā)展的需要。全書共分九章和三個附錄，內(nèi)容可歸納為五大部分。部分主要介紹數(shù)字系統(tǒng)邏輯設(shè)計的基本知識、基本理論和基本邏輯器件，由第1～3章組成；第二部分以小規(guī)模集成電路為基礎(chǔ)，詳細(xì)討論組合邏輯電路和時序邏輯電路分析與設(shè)計的經(jīng)典方法，由第4～6章組成；第三部分重點介紹常用中規(guī)模通用集成電路、大規(guī)�？删幊踢壿嬈骷捌湓谶壿嬙O(shè)計中的應(yīng)用，包括常用中規(guī)模組合邏輯電路、中規(guī)模時序邏輯電路、信號產(chǎn)生與變換電路、可編程邏輯器件（PROM、PLA、PAL、GAL）、復(fù)雜可編程邏輯器件（CPLD）、現(xiàn)場可編程門陣列（FPGA），以及20世紀(jì)90年代問世的ISP技術(shù)等內(nèi)容，由7、8兩章組成；第四部分綜合運用該課程所學(xué)知識，進(jìn)行了實際問題設(shè)計舉例，意在進(jìn)一步將理論知識與實際應(yīng)用緊密結(jié)合，達(dá)到學(xué)以致用的目的；第五部分為附錄，由硬件描述語言VHDL基礎(chǔ)和英漢名詞對照表等內(nèi)容組成。本教材的本科教學(xué)參考學(xué)時數(shù)為80學(xué)時（含16學(xué)時左右實驗），不同專業(yè)和不同層次可按課程學(xué)時數(shù)的多少和實際需求，由任課教師根據(jù)具體情況對教材內(nèi)容，尤其是標(biāo)題前注有星號（*）的部分進(jìn)行適當(dāng)取舍。需要說明的是，有關(guān)采用硬件描述語言以及PLD開發(fā)系統(tǒng)設(shè)計數(shù)字系統(tǒng)的方法均已有專門的教科書，考慮到課程范圍、教學(xué)時數(shù)和教材篇幅的關(guān)系，本教材中未作詳細(xì)介紹，必要時讀者可閱讀相關(guān)書籍，或者在相應(yīng)選修課程中學(xué)習(xí)。掃一掃有關(guān)二維碼，即可獲得多媒體教學(xué)課件、學(xué)習(xí)自評測試題。為了滿足教學(xué)的需要，開發(fā)了與教材配套的MOOC教學(xué)資源。使用者可根據(jù)需要對各項教學(xué)資源靈活選用。本書由歐陽星明主編，趙貽竹、于俊清副主編。在本書的編寫過程中，得到了華中科技大學(xué)計算機學(xué)院領(lǐng)導(dǎo)和許多同事的關(guān)心，數(shù)字邏輯課程組的老師為教材建設(shè)做了大量工作，兄弟院校的許多老師對該書內(nèi)容的組織提出了寶貴的意見，在此表示衷心感謝。同時，華中科技大學(xué)出版社為本書的出版給予了大力支持，借此機會向本書的責(zé)任編輯、美術(shù)編輯以及關(guān)心和參加過本書出版、發(fā)行的全體同志表示深深的謝意。此外，由于編者水平有限，書中缺點、錯誤難免，殷切希望廣大讀者批評指正。

第1章基本知識(1)

1.1概述(1)

1.1.1數(shù)字系統(tǒng)(1)

1.1.2數(shù)字邏輯電路的類型和研究方法(3)

1.2數(shù)制及其轉(zhuǎn)換(4)

1.2.1進(jìn)位計數(shù)制(4)

1.2.2數(shù)制轉(zhuǎn)換(7)

1.3帶符號二進(jìn)制數(shù)的代碼表示(10)

1.3.1原碼(10)

1.3.2反碼(11)

1.3.3補碼(12)

1.4幾種常用的編碼(13)

1.4.1十進(jìn)制數(shù)的二進(jìn)制編碼(13)

1.4.2可靠性編碼(15)

*1.4.3字符編碼(17)

習(xí)題一(18)

第2章邏輯代數(shù)基礎(chǔ)(19)

2.1邏輯代數(shù)的基本概念(19)

2.1.1邏輯變量及基本邏輯運算(20)

2.1.2邏輯函數(shù)及邏輯函數(shù)間的相等(22)

2.1.3邏輯函數(shù)的表示法(23)

2.2邏輯代數(shù)的基本定理和規(guī)則(24)

2.2.1基本定理(24)

2.2.2重要規(guī)則(25)

2.2.3復(fù)合邏輯(27)

2.3邏輯函數(shù)表達(dá)式的形式與變換(29)

2.3.1邏輯函數(shù)表達(dá)式的基本形式(29)

2.3.2邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式(29)

2.3.3邏輯函數(shù)表達(dá)式的轉(zhuǎn)換(32)

2.4邏輯函數(shù)化簡(34)

2.4.1代數(shù)化簡法(34)

2.4.2卡諾圖化簡法(36)

*2.4.3列表化簡法(44)

習(xí)題二(48)

第3章集成門電路與觸發(fā)器(50)

3.1數(shù)字集成電路的分類(50)

3.2半導(dǎo)體器件的開關(guān)特性(51)

3.2.1晶體二極管的開關(guān)特性(52)

3.2.2晶體三極管的開關(guān)特性(55)

3.3邏輯門電路(57)

3.3.1簡單邏輯門電路(58)

3.3.2TTL 集成邏輯門電路(60)

3.3.3CMOS集成邏輯門電路(70)

3.3.4正邏輯和負(fù)邏輯(75)

3.4觸發(fā)器(76)

3.4.1基本RS觸發(fā)器(77)

3.4.2常用的時鐘控制觸發(fā)器(81)

習(xí)題三(91)

第4章組合邏輯電路(94)

4.1組合邏輯電路分析(94)

4.1.1分析方法概述(94)

4.1.2分析舉例(95)

4.2組合邏輯電路設(shè)計(97)

4.2.1設(shè)計方法概述(97)

4.2.2設(shè)計舉例(98)

4.2.3設(shè)計中幾個實際問題的處理(101)

4.3組合邏輯電路的險象(108)

4.3.1險象的產(chǎn)生(109)

4.3.2險象的判斷(110)

4.3.3險象的消除(112)

習(xí)題四(114)

第5章同步時序邏輯電路(115)

5.1時序邏輯電路概述(115)

5.1.1時序邏輯電路的結(jié)構(gòu)(115)

5.1.2時序邏輯電路的分類(116)

5.1.3同步時序邏輯電路的描述方法(117)

5.2同步時序邏輯電路分析(119)

5.2.1分析方法和步驟(119)

5.2.2分析舉例(120)

5.3同步時序邏輯電路設(shè)計(126)

5.3.1設(shè)計的一般步驟(126)

5.3.2完全確定同步時序邏輯電路設(shè)計(127)

*5.3.3不完全確定同步時序邏輯電路設(shè)計(140)

5.3.4同步時序邏輯電路設(shè)計舉例(145)

習(xí)題五(151)

第6章異步時序邏輯電路(154)

6.1異步時序邏輯電路的特點與分類(154)

6.2脈沖異步時序邏輯電路(155)

6.2.1脈沖異步時序邏輯電路的結(jié)構(gòu)模型(155)

6.2.2脈沖異步時序邏輯電路的分析(155)

6.2.3脈沖異步時序邏輯電路的設(shè)計(158)

6.3電平異步時序邏輯電路(163)

6.3.1電平異步時序邏輯電路的結(jié)構(gòu)模型與描述方法(163)

6.3.2電平異步時序邏輯電路的分析(166)

6.3.3電平異步時序邏輯電路的競爭(168)

*6.3.4電平異步時序邏輯電路的設(shè)計(169)

習(xí)題六(179)

第7章中規(guī)模通用集成電路及其應(yīng)用(182)

7.1常用中規(guī)模組合邏輯電路(182)

7.1.1二進(jìn)制并行加法器 (182)

7.1.2譯碼器和編碼器 (186)

7.1.3多路選擇器和多路分配器(193)

7.2常用中規(guī)模時序邏輯電路(198)

7.2.1集成計數(shù)器(198)

7.2.2集成寄存器(203)

7.3常用中規(guī)模信號產(chǎn)生與變換電路(206)

7.3.1集成定時器555及其應(yīng)用(206)

7.3.2集成D/A轉(zhuǎn)換器 (213)

7.3.3集成A/D轉(zhuǎn)換器(219)

習(xí)題七(223)

第8章可編程邏輯器件(224)

8.1PLD概述(224)

8.1.1PLD的發(fā)展(224)

8.1.2PLD的一般結(jié)構(gòu)(225)

8.1.3PLD電路表示法(225)

8.2低密度可編程邏輯器件(227)

8.3復(fù)雜可編程邏輯器件(CPLD)(229)

8.3.1CPLD簡介(229)

8.3.2CPLD典型器件(230)

8.4現(xiàn)場可編程門陣列(FPGA)(237)

8.4.1FPGA簡介(237)

8.4.2Xilinx FPGA典型器件(238)

8.4.3FPGA設(shè)計流程(244)

8.5FPGA和CPLD對比(248)

8.6Vivado開發(fā)環(huán)境及設(shè)計流程(248)

8.6.1Vivado設(shè)計套件簡介(248)

8.6.2Vivado設(shè)計套件中的FPGA設(shè)計流程(251)

習(xí)題八(254)

第9章綜合應(yīng)用舉例(255)

9.1簡單運算器設(shè)計(255)

9.1.1設(shè)計要求(255)

9.1.2功能描述(255)

9.1.3電路設(shè)計(256)

9.2時序信號發(fā)生器設(shè)計(258)

9.2.1設(shè)計要求(258)

9.2.2功能描述(258)

9.2.3電路設(shè)計(259)

9.3彈道計時器設(shè)計(261)

9.3.1設(shè)計要求(261)

9.3.2功能描述(261)

9.3.3電路設(shè)計(262)

9.4汽車尾燈控制器設(shè)計(265)

9.4.1設(shè)計要求(265)

9.4.2功能描述(265)

9.4.3電路設(shè)計(267)

9.5數(shù)字鐘設(shè)計(269)

9.5.1設(shè)計要求(269)

9.5.2功能描述(269)

9.5.3電路設(shè)計(270)

習(xí)題九(273)

附錄A硬件描述語言VHDL基礎(chǔ)(275)

A.1VHDL概述(275)

A.2VHDL的語言要素(281)

A.3VHDL的基本語句(287)

A.4VHDL設(shè)計舉例(294)

附錄B英漢名詞對照(299)

附錄C數(shù)字資源列表(303)

參考文獻(xiàn)(304)

第1章基本知識(1)

1.1概述(1)

1.1.1數(shù)字系統(tǒng)(1)

1.1.2數(shù)字邏輯電路的類型和研究方法(3)

1.2數(shù)制及其轉(zhuǎn)換(4)

1.2.1進(jìn)位計數(shù)制(4)

1.2.2數(shù)制轉(zhuǎn)換(7)

1.3帶符號二進(jìn)制數(shù)的代碼表示(10)

1.3.1原碼(10)

1.3.2反碼(11)

1.3.3補碼(12)

1.4幾種常用的編碼(13)

1.4.1十進(jìn)制數(shù)的二進(jìn)制編碼(13)

1.4.2可靠性編碼(15)

*1.4.3字符編碼(17)

習(xí)題一(18)

第2章邏輯代數(shù)基礎(chǔ)(19)

2.1邏輯代數(shù)的基本概念(19)

2.1.1邏輯變量及基本邏輯運算(20)

2.1.2邏輯函數(shù)及邏輯函數(shù)間的相等(22)

2.1.3邏輯函數(shù)的表示法(23)

2.2邏輯代數(shù)的基本定理和規(guī)則(24)

2.2.1基本定理(24)

2.2.2重要規(guī)則(25)

2.2.3復(fù)合邏輯(27)

2.3邏輯函數(shù)表達(dá)式的形式與變換(29)

2.3.1邏輯函數(shù)表達(dá)式的基本形式(29)

2.3.2邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式(29)

2.3.3邏輯函數(shù)表達(dá)式的轉(zhuǎn)換(32)

2.4邏輯函數(shù)化簡(34)

2.4.1代數(shù)化簡法(34)

2.4.2卡諾圖化簡法(36)

*2.4.3列表化簡法(44)

習(xí)題二(48)

第3章集成門電路與觸發(fā)器(50)

3.1數(shù)字集成電路的分類(50)

3.2半導(dǎo)體器件的開關(guān)特性(51)

3.2.1晶體二極管的開關(guān)特性(52)

3.2.2晶體三極管的開關(guān)特性(55)

3.3邏輯門電路(57)

3.3.1簡單邏輯門電路(58)

3.3.2TTL 集成邏輯門電路(60)

3.3.3CMOS集成邏輯門電路(70)

3.3.4正邏輯和負(fù)邏輯(75)

3.4觸發(fā)器(76)

3.4.1基本RS觸發(fā)器(77)

3.4.2常用的時鐘控制觸發(fā)器(81)

*3.4.3不同類型時鐘控制觸發(fā)器的相互轉(zhuǎn)換(91)

習(xí)題三(94)

第4章組合邏輯電路(97)

4.1組合邏輯電路分析(97)

4.1.1分析方法概述(97)

4.1.2分析舉例(98)

4.2組合邏輯電路設(shè)計(100)

4.2.1設(shè)計方法概述(100)

4.2.2設(shè)計舉例(101)

4.2.3設(shè)計中幾個實際問題的處理(104)

4.3組合邏輯電路的險象(111)

4.3.1險象的產(chǎn)生(112)

4.3.2險象的判斷(113)

4.3.3險象的消除(115)

習(xí)題四(117)

第5章同步時序邏輯電路(118)

5.1時序邏輯電路概述(118)

5.1.1時序邏輯電路的結(jié)構(gòu)(118)

5.1.2時序邏輯電路的分類(119)

5.1.3同步時序邏輯電路的描述方法(120)

5.2同步時序邏輯電路分析(122)

5.2.1分析方法和步驟(122)

5.2.2分析舉例(123)

5.3同步時序邏輯電路設(shè)計(129)

5.3.1設(shè)計的一般步驟(129)

5.3.2完全確定同步時序邏輯電路設(shè)計(130)

*5.3.3不完全確定同步時序邏輯電路設(shè)計(143)

5.3.4同步時序邏輯電路設(shè)計舉例(148)

習(xí)題五(154)

第6章異步時序邏輯電路(157)

6.1異步時序邏輯電路的特點與分類(157)

6.2脈沖異步時序邏輯電路(158)

6.2.1脈沖異步時序邏輯電路的結(jié)構(gòu)模型(158)

6.2.2脈沖異步時序邏輯電路的分析(158)

6.2.3脈沖異步時序邏輯電路的設(shè)計(161)

6.3電平異步時序邏輯電路(166)

6.3.1電平異步時序邏輯電路的結(jié)構(gòu)模型與描述方法(166)

6.3.2電平異步時序邏輯電路的分析(169)

6.3.3電平異步時序邏輯電路的競爭(171)

*6.3.4電平異步時序邏輯電路的設(shè)計(172)

習(xí)題六(182)

第7章中規(guī)模通用集成電路及其應(yīng)用(185)

7.1常用中規(guī)模組合邏輯電路(185)

7.1.1二進(jìn)制并行加法器 (185)

7.1.2譯碼器和編碼器 (189)

7.1.3多路選擇器和多路分配器(196)

7.2常用中規(guī)模時序邏輯電路(201)

7.2.1集成計數(shù)器(201)

7.2.2集成寄存器(206)

7.3常用中規(guī)模信號產(chǎn)生與變換電路(209)

7.3.1集成定時器555及其應(yīng)用(209)

7.3.2集成D/A轉(zhuǎn)換器 (216)

7.3.3集成A/D轉(zhuǎn)換器(222)

習(xí)題七(226)

第8章可編程邏輯器件(227)

8.1PLD概述(227)

8.1.1PLD的發(fā)展(227)

8.1.2PLD的一般結(jié)構(gòu)(227)

8.1.3PLD的電路表示法(228)

8.1.4PLD的分類(229)

8.2低密度可編程邏輯器件(229)

8.2.1可編程只讀存儲器(230)

8.2.2可編程邏輯陣列（PLA）(235)

*8.2.3可編程陣列邏輯（PAL）(237)

8.2.4通用陣列邏輯（GAL）(238)

8.3高密度可編程邏輯器件(241)

8.3.1復(fù)雜可編程邏輯器件(241)

8.3.2現(xiàn)場可編程門陣列(248)

8.3.3在系統(tǒng)可編程邏輯器件(257)

8.4在系統(tǒng)編程技術(shù)簡介(263)

8.4.1ISP技術(shù)的主要特點(263)

8.4.2編程原理與接口電路(264)

8.4.3開發(fā)軟件與設(shè)計流程(266)

習(xí)題八(268)

第9章綜合應(yīng)用舉例(270)

9.1簡單運算器設(shè)計(270)

9.1.1設(shè)計要求(270)

9.1.2功能描述(270)

9.1.3電路設(shè)計(271)

9.2時序信號發(fā)生器設(shè)計(273)

9.2.1設(shè)計要求(273)

9.2.2功能描述(273)

9.2.3電路設(shè)計(274)

9.3地址譯碼電路設(shè)計(276)

9.3.1設(shè)計要求(276)

9.3.2功能描述(277)

9.3.3電路設(shè)計(277)

9.4彈道計時器設(shè)計(281)

9.4.1設(shè)計要求(281)

9.4.2功能描述(281)

9.4.3電路設(shè)計(282)

9.5汽車尾燈控制器設(shè)計(284)

9.5.1設(shè)計要求(284)

9.5.2功能描述(285)

9.5.3電路設(shè)計(286)

9.6數(shù)字鐘設(shè)計(288)

9.6.1設(shè)計要求(288)

9.6.2功能描述(288)

9.6.3電路設(shè)計(289)

習(xí)題九(292)

附錄A硬件描述語言VHDL基礎(chǔ)(294)

A.1VHDL概述(294)

A.2VHDL的語言要素(300)

A.3VHDL的基本語句(306)

A.4VHDL設(shè)計舉例(313)

附錄B英漢名詞對照(318)

參考文獻(xiàn)(322)

你還可能感興趣

我要評論