Verilog HDL數(shù)字系統(tǒng)設(shè)計與驗證 ——以太網(wǎng)交換機(jī)案例分析
定 價：59 元
- 作者：喬廬峰
- 出版時間：2021/3/1
- ISBN：9787121407741
- 出 版 社：電子工業(yè)出版社
- 中圖法分類：TP271；TP312
- 頁碼：240
- 紙張：
- 版次：01
- 開本：16開
本書將以太網(wǎng)交換機(jī)電路的設(shè)計與實現(xiàn)作為完整案例，分別介紹了介質(zhì)訪問控制（MAC）控制器、數(shù)據(jù)幀合路電路、MAC幀處理電路、基于哈希散列的查表電路、簡易隊列管理器、基于鏈表的隊列管理器、變長分組的分割與重組電路等通信和網(wǎng)絡(luò)中常用的電路，并以此為基礎(chǔ)，采用循序漸進(jìn)、由簡單到復(fù)雜的方式，給出了兩個版本的完整以太網(wǎng)交換機(jī)電路。書中所有電路都給出了必要的功能說明、算法原理和內(nèi)部結(jié)構(gòu)，以及完整的Verilog硬件描述語言設(shè)計代碼和仿真測試代碼。根據(jù)需要，書中穿插補(bǔ)充了基于現(xiàn)場可編程門陣列實現(xiàn)時需要考慮的系統(tǒng)時鐘生成、系統(tǒng)設(shè)計約束、系統(tǒng)復(fù)位設(shè)計、環(huán)回測試、IP核生成與調(diào)用、FPGA在線調(diào)試、模塊仿真與系統(tǒng)仿真等具體的工程技術(shù)問題。本書中的所有代碼都在FPGA開發(fā)環(huán)境上進(jìn)行了實際驗證。登錄華信教育資源網(wǎng)（www.hxedu.com.cn）可注冊并免費下載本書代碼。讀者通過仿真分析可學(xué)習(xí)復(fù)雜數(shù)字系統(tǒng)的設(shè)計，也可以結(jié)合FPGA開發(fā)板開展數(shù)字系統(tǒng)綜合實驗，實現(xiàn)簡易的以太網(wǎng)交換機(jī)。
喬廬峰 陸軍工程大學(xué)通信工程學(xué)院教授，博士，碩士生導(dǎo)師。近20年一直從事通信、網(wǎng)絡(luò)類數(shù)字系統(tǒng)架構(gòu)設(shè)計、關(guān)鍵算法研究和電路設(shè)計工作，多項設(shè)計以FPGA和專用集成電路形式實現(xiàn)并實際應(yīng)用于網(wǎng)絡(luò)設(shè)備中，積累了豐富的理論和工程實踐經(jīng)驗；指導(dǎo)碩士研究生40余名；在國內(nèi)外期刊、會議發(fā)表各類論文50余篇，被SCI、EI檢索20余篇；出版教材7部；獲得省部級科技進(jìn)步獎勵多項。陳慶華 陸軍工程大學(xué)通信工程學(xué)院副教授。長期從事計算機(jī)網(wǎng)絡(luò)技術(shù)、軟件算法研究和設(shè)計工作，負(fù)責(zé)和作為主要完成人參與科研項目十余項；在國內(nèi)外期刊、會議發(fā)表各類論文30余篇，被SCI、EI檢索20余篇；出版教材3部；獲得省部級科技進(jìn)步獎勵多項。
第1章?復(fù)雜數(shù)字系統(tǒng)設(shè)計概述
1.1 Verilog HDL與數(shù)字系統(tǒng)設(shè)計
1.2?設(shè)計流程
1.3?Top-Down數(shù)字系統(tǒng)設(shè)計方法簡介
1.3.1?頂層設(shè)計階段
1.3.2 模塊級規(guī)范編寫階段
1.3.3 模塊級設(shè)計階段
1.3.4?模塊級仿真階段
1.4 基于Verilog的電路仿真驗證
1.4.1?數(shù)字系統(tǒng)驗證的重要性
1.4.2 驗證的全面性與代碼覆蓋率分析
1.4.3?自動測試testbench
1.5 本書所設(shè)計的以太網(wǎng)交換機(jī)
1.5.1 以太網(wǎng)技術(shù)
1.5.2?以太網(wǎng)交換機(jī)的基本功能
1.5.3 本書所設(shè)計的以太網(wǎng)交換機(jī)
1.6 本書在內(nèi)容組織上的特點
第2章?MAC控制器的設(shè)計
2.1 MAC控制器接收部分的設(shè)計
2.1.1 MII接口中與數(shù)據(jù)幀接收相關(guān)的信號
2.1.2 mac_r與后級電路的接口隊列
2.1.3 802.3 CRC-32校驗運算電路
2.1.4 mac_r電路設(shè)計
2.1.5 mac_r電路仿真驗證代碼設(shè)計
2.2 MAC控制器發(fā)送部分的設(shè)計
2.2.1 MII接口中與數(shù)據(jù)幀發(fā)送相關(guān)的信號
2.2.2 mac_t電路設(shè)計
2.3 MAC控制器聯(lián)合仿真測試
2.3.1 數(shù)據(jù)幀環(huán)回模塊
2.3.2 環(huán)回測試電路的頂層設(shè)計文件
第3章?以太網(wǎng)查表電路
3.1?采用CAM實現(xiàn)的以太網(wǎng)查表電路
3.2?利用哈希散列表實現(xiàn)的精確匹配查表電路
3.2.1?哈希散列算法簡介
3.2.2?基于哈希散列的查表電路
第4章?數(shù)據(jù)幀合路和MAC幀處理電路設(shè)計
4.1 數(shù)據(jù)幀合路電路
4.2 MAC幀處理電路
4.2.1?MAC幀處理電路的設(shè)計代碼
4.2.2?數(shù)據(jù)幀合路電路與MAC幀處理電路聯(lián)合仿真分析
第5章?以太網(wǎng)交換機(jī)版本1
5.1 簡易隊列管理器的設(shè)計
5.1.1?簡易隊列管理器的Verilog設(shè)計代碼
5.1.2?簡易隊列管理器的仿真分析
5.2 系統(tǒng)時鐘與系統(tǒng)復(fù)位問題
5.2.1 系統(tǒng)時鐘生成
5.2.2 典型系統(tǒng)復(fù)位電路
5.3 v1版以太網(wǎng)交換機(jī)的設(shè)計與實現(xiàn)
5.4 v1版以太網(wǎng)交換機(jī)的系統(tǒng)級仿真分析
第6章?以太網(wǎng)交換機(jī)版本1的綜合與實現(xiàn)
6.1 v1版以太網(wǎng)交換機(jī)的引腳約束
6.2?時鐘約束設(shè)置
6.3?在線調(diào)試工具ChipScope的使用
第7章?基于鏈表的隊列管理器電路
7.1?switch_pre電路的設(shè)計
7.2?switch_core電路的設(shè)計
7.2.1?共享緩存交換單元框圖及工作流程
7.2.2?switch_core中的自由指針隊列電路
7.2.3?switch_core中的隊列控制器
7.2.4?switch_core電路
7.3?switch_post電路的設(shè)計
7.4?switch_top電路的設(shè)計
第8章?以太網(wǎng)交換機(jī)版本2
8.1 v2版以太網(wǎng)交換機(jī)的頂層設(shè)計代碼
8.2 v2版以太網(wǎng)交換機(jī)的系統(tǒng)級仿真分析
附錄A?Xilinx公司的可編程邏輯器件簡介
附錄B?ISE14.7使用指南
參考文獻(xiàn)
書單推薦
