開源軟核處理器OPENRISC的SOPC設(shè)計
定 價：28 元
- 作者：徐敏//孫愷//潘峰著
- 出版時間：2008/4/1
- ISBN：9787811241952
- 出 版 社：北京航空航天大學(xué)出版
- 中圖法分類：TP332
- 頁碼：0
- 紙張：膠版紙
- 版次：1
- 開本：
程系統(tǒng)（System On Programmable Chip，SOPC）已經(jīng)成為嵌入式系統(tǒng)的發(fā)展方向。本書介紹基于源代碼開放的OpenRisc1200（以下簡稱OR1200）軟核處理器的SOPC設(shè)計方法。本書分為兩部分，分介紹OR1200軟核處理器的架構(gòu)和配置、Wishbone總線的標(biāo)準(zhǔn)及OR1200軟核處理器軟硬件開發(fā)環(huán)境的建立；第二部分以具體實(shí)例說明如何使用OR1200軟核處理器完成嵌入式設(shè)計，其中包括：調(diào)試接口的實(shí)現(xiàn)、OR1200控制片內(nèi)存儲器和I／O、串口、SDRAM、外部總線、以太網(wǎng)、LCD及SRAM；另外還介紹如何在OR1200上運(yùn)行嵌入式Linux，并針對第二部分給出部分源代碼。 本書適合對SOPC或OR1200軟核處理器感興趣的初學(xué)者使用，也可作為嵌入式系統(tǒng)設(shè)計人員的自學(xué)用書，或作為相關(guān)專業(yè)研究等
●處理器概述 1.1 從SoC到SOPC 1.3 常用軟核處理器概述 1.2.1 LEON系列 1.2.2 Altera公司的NiosII 1.2.3 OpenCores組織的OpenRisc系列第2章 OR1200軟核的配置 2.1 OR1200軟核的架構(gòu) 2.2 OR1200軟核的組成 2.3 OR1200軟核的配置第3章 Wishbone片上總線 3.1 Wishbone總線概述 3.2 Wishbone總線信號和時序 3.2.1 Wishbone總線信號 3.2.2 Wishbone總線循環(huán) 3.2.3 Wishbone互連接口、結(jié)構(gòu)及工作原理 3.2.4 Wishbone主設(shè)備和從設(shè)備模型第4章 軟件開發(fā)工具的安裝和使用 4.1 GNU交編譯環(huán)境的組成和建立 4.1.1 交編譯 4.1.2 binutils 4.1.3 GCC 4.1.4 GDB 4.1.5鏈接描述文件 4.2 make和Makefile的使用 4.2.1 Makefile的基本結(jié)構(gòu) 4.2.2 Makefile的變量 4.2.3 隱含規(guī)則 4.2.4 make的命令行選項(xiàng) 4.3 加深對Makefile的理解 4.3.1 匯編語言 4.3.2 C語言 4.4 ORlk系列CPU的體系結(jié)構(gòu)模擬器orlksim第5章 片內(nèi)存儲器和I／O控制器的設(shè)計 5.1 FPGA內(nèi)部的RAM塊資源 5.1.1 RAM塊的使用 5.1.2 CyelonelI的RAM塊 5.1.3 單口RAM塊的描述方法 5.1.4 簡單雙口RAM塊的描述方法 5.1.5 單口ROM塊的描述方法 5.2 I／O控制器的結(jié)構(gòu)和功能 5.2.1 通用I／O控制器 5.2.2 簡I／O控制器 5.3 ORP概念及其定義 5.4 設(shè)計與Wishbone兼容的RAM和ROM模塊 5.4.1 RAM模塊 5.4.2 ROM模塊 5.5 簡I／O控制器及綜合結(jié)果分析 5.5.1 簡I／O控制器 5.5.2 綜合結(jié)果分析 5.6 小系統(tǒng)的建立、編譯和仿真 5.6.1 小系統(tǒng)的建立 5.6.2 編寫程序 5.6.3 仿真第6章 Debug接口的實(shí)現(xiàn) 6.1 JTAG原理和標(biāo)準(zhǔn) 6.1.1 JTAG簡介 6.1.2 基本單元 6.1.3 總體結(jié)構(gòu) 6.1.4 TAP狀態(tài)機(jī) 6.1.5 應(yīng)用 6.2 調(diào)試模塊的結(jié)構(gòu)及其與OR1200的連接方法 6.2.1 DBGI簡介 6.2.2 DBGI結(jié)構(gòu) 6.2.3 I／O端口 6.2.4 內(nèi)部寄存器 6.2.5 鏈結(jié)構(gòu) 6.2.6 未來發(fā)展 6.3 DBGI的集成和板級功能仿真 6.3.1 DBGI的集成 6.3.2 板級功能仿真 GDB、JTAG、GDBServer、orlksim的工作原理 .1 GDB .2 GDB和JTAG Server .3 GDB和GDBServer .4 GDB和orlksim .5 JTAG協(xié)議 6.5 使用GDB和JTAG Server進(jìn)行Debug接口的調(diào)試 6.6 使用DDD進(jìn)行可視化調(diào)試第7章 UARTl6550內(nèi)核的結(jié)構(gòu)和使用 7.1 UART的概念、功能和發(fā)展 7.2 UART的通信模式、數(shù)據(jù)格式和流控制 7.2.1 通信模式 7.2.2 數(shù)據(jù)格式 7.2.3 流控制 7.3 工業(yè)標(biāo)準(zhǔn)UART 16550 7.3.1 特性 7.3.2 接口和結(jié)構(gòu) 7.3.3 寄存器 7.4 兼容16550的UART IP Core 7.5 OR1200的異常和外部中斷處理 7.6 集成帶有UART的系統(tǒng) 7.6.1 集成 7.6.2 編程 7.7 仿真帶有UART的系統(tǒng) 7.8 驗(yàn)證帶有UART的系統(tǒng)第8章 SDRAM的時序和控制器 8.1 SRAM與DRAM 8.1.1 SRAM 8.1.2 IS61LV25616 8.1.3 DRAM 8.1.4 SRAM和DRAM比較 8.2 SDRAM的內(nèi)部結(jié)構(gòu)和控制時序 8.2.1 結(jié)構(gòu) 8.2.2 命令和初始化 8.2.3 模式寄存器 8.2.4 Bank行激活 8.2.5 讀／寫時序 8.2.6 自動刷新 8.3 SDRAM控制器wb_sdram 8.4 集成和仿真存儲系統(tǒng) 8.4.1 存儲器模型 8.4.2 system_sdram.v 8.4.3 ar2000_sdram.v 8.4.4 ar2000_sdram_bench.v 8.4.5 結(jié)構(gòu) 8.4.6 仿真 8.5 驗(yàn)證存儲系統(tǒng)第9章 外部異步總線控制器的設(shè)計 9.1 異步總線控制器的結(jié)構(gòu)和功能 9.1.1 異步總線的組成 9.1.2 異步總線的讀／寫時序 9.2 編寫異步總線控制器 9.2.1 編寫代碼 9.2.2 I／O端口 9.3 異步總線控制器的仿真 9.4 集成和仿真存儲系統(tǒng) 9.4.1 存儲器模型 9.4.2 system_eabus.v 9.4.3 ar2000_eabus.v 9.4.4 ar2000_eabus_bench.v 9.4.5 結(jié)構(gòu) 9.4.6 編程 9.4.7 仿真 0章 ORPMon的功能和實(shí)現(xiàn) 10.1 C語言函數(shù)接口 10.1.1 寄存器使用 10.1.2 堆棧幀 10.1.3 參數(shù)傳遞和返回值 10.2 ORPMon的基本功能及其實(shí)現(xiàn)方法 10.2.1 ORPMon 10.2.2 ORPMon基本工作原理 10.2.3 特殊功能寄存器操作 10.3 ORPMon的移植 10.3.1 源代碼 10.3.2 鏈接文件 10.4 ORPMon的仿真 10.5 ORPMon的運(yùn)行 10.6 使用Flash運(yùn)行ORPMon1章 以太網(wǎng)控制器的結(jié)構(gòu)和Linux驅(qū)動 11.1 以太網(wǎng)的CSMA／CD原理和MII接口 11.1.1 CSMA／CD 11.1.2 MII接口 11.1.3 CSMA／CD的幀接收和發(fā)送過程 11.2 OpenCores的以太網(wǎng)控制器 11.2.1 以太網(wǎng)控制器簡介 11.2.2 以太網(wǎng)控制器的接口 11.2.3 以太網(wǎng)控制器的寄存器 11.2.4 緩沖描述符 11.3 以太網(wǎng)控制器的內(nèi)部結(jié)構(gòu) 11.3.1 控制器總體結(jié)構(gòu) 11.3.2 MII管理模塊 11.3.3 接收模塊 11.3.4 發(fā)送模塊 11.3.5 控制模塊 11.3.6 狀態(tài)模塊 11.3.7 寄存器模塊 11.3.8 Wishbone接口模塊 11.4 嵌入式Linux簡介 11.5 對Linu行配置、修改、編譯、下載和運(yùn)行 11.6 使用0RPMon啟動Linux 11.6.1 設(shè)計可以啟動Linux的ORPMon 11.6.2 固化Linux 11.7 集成以太網(wǎng)控制器 11.7.1 system_eth.v 11.7.2 ar2000_eth.v 11.7.3驗(yàn)證以太網(wǎng)控制器2章 LCD控制器的使用 12.1 OpenCores的VGA／LCD控制器 12.2 VGA／LCD控制器的接口與寄存器 12.2.1 VGA／LCD控制器的接口 12.2.2 VGA／LCD控制器的寄存器 12.3 VGA／LCD控制器的使用方法 12.3.1 時序 12.3.2 像素色彩 12.3.3 帶寬需求 12.4 集成和仿真VGA／LCD控制器 12.5 驗(yàn)證VGA／LCD控制器3章 SBSRAM的時序和控制器設(shè)計 13.1 SBSRAM控制器的結(jié)構(gòu)和功能 13.1.1 SBSRAM的概念 13.1.2 SBSRAM控制器的讀／寫操作和時序 13.2 編寫SBSRAM控制器 13.3 SBSRAM控制器的仿真 13.4 集成SSRAM控制器 13.4.1 system_ssram.v 13.4.2 ar2000_ssram.v 13.5 驗(yàn)證SSRAM控制器附錄 UP-SOPC2000教學(xué)科研平臺參考文獻(xiàn)
書單推薦
