譯者序
前言
作者簡介
譯者簡介
第1章　FPGA及其在電子系統(tǒng)設(shè)計中的作用1
1.1　導(dǎo)引1
1.2　嵌入式控制系統(tǒng)：寬泛的概念1
1.3　嵌入式系統(tǒng)的實現(xiàn)4
1.3.1　技術(shù)改進和復(fù)雜性增加4
1.3.2　向著能源效率的方向改進計算性能5
1.3.3　為目標技術(shù)而戰(zhàn)7
1.3.4　不同器件的設(shè)計技術(shù)和工具8
1.4　可配置邏輯如何工作12
1.5　FPGA的應(yīng)用和使用16
參考文獻18
第2章　FPGA的主要架構(gòu)和硬件資源19
2.1　導(dǎo)引19
2.2　FPGA的主要架構(gòu)20
2.3　基本硬件資源23
2.3.1　邏輯單元23
2.3.2　I/O單元26
2.3.3　互連資源30
2.4　專用硬件模塊32
2.4.1　時鐘管理模塊32
2.4.2　存儲器模塊38
2.4.3　硬存儲控制器42
2.4.4　收發(fā)器44
2.4.5　串行通信接口50
參考文獻53
第3章　FPGA架構(gòu)的嵌入式處理器55
3.1　導(dǎo)引55
3.1.1　多核處理器57
3.1.2　眾核處理器62
3.1.3　FPSoC62
3.2　軟核處理器63
3.2.1　專用核65
3.2.2　開源核72
3.3　硬核處理器74
3.4　其他“可配置”的SoC方案81
3.4.1　傳感器中樞81
3.4.2　可定制處理器86
3.5　片上總線87
3.5.1　AMBA88
3.5.2　Avalon98
3.5.3　CoreConnect102
3.5.4　Wishbone104
參考文獻106
第4章　FPGA中的高級信號處理資源109
4.1　導(dǎo)引109
4.2　嵌入式乘法器111
4.3　DSP模塊112
4.4　浮點硬件運算符115
參考文獻119
第5章　混合信號FPGA120
5.1　導(dǎo)引120
5.2　ADC模塊121
5.3　模擬傳感器126
5.4　模擬數(shù)據(jù)捕獲和處理接口127
5.5　混合FPGA-FPAA解決方案131
參考文獻135
第6章　基于FPGA設(shè)計的工具和方法136
6.1　導(dǎo)引136
6.2　基于RTL綜合和后端工具的基本設(shè)計流程138
6.2.1　設(shè)計輸入139
6.2.2　仿真工具142
6.2.3　RTL綜合和后端工具145
6.3　SoPC系統(tǒng)的設(shè)計151
6.3.1　SoPC硬件設(shè)計工具152
6.3.2　SoPC軟件設(shè)計工具156
6.3.3　IP核庫和IP核生成工具159
6.4　HLS工具160
6.5　HPC多線程加速器的設(shè)計162
6.6　調(diào)試和其他輔助工具164
6.6.1　SoPC系統(tǒng)的硬件/軟件調(diào)試164
6.6.2　輔助工具168
參考文獻170
第7章　FPGA系統(tǒng)的片外和片內(nèi)通信171
7.1　導(dǎo)引171
7.2　片外通信172
7.2.1　低速接口172
7.2.2　高速接口173
7.3　片內(nèi)通信175
7.3.1　點對點連接175
7.3.2　基于總線的連接176
7.3.3　片上網(wǎng)絡(luò)181
參考文獻185
第8章　使用商用FPGA建立可重構(gòu)系統(tǒng)186
8.1　導(dǎo)引186
8.2　主要的與可重構(gòu)相關(guān)的概念187
8.2.1　可重構(gòu)架構(gòu)190
8.3　作為可重構(gòu)元件的FPGA190
8.3.1　帶有可重構(gòu)支持的商用FPGA191
8.3.2　為局部可重構(gòu)設(shè)計一種架構(gòu)192
8.3.3　可擴展架構(gòu)194
8.3.4　支持局部可重構(gòu)的工具197
8.3.5　可重構(gòu)系統(tǒng)支持的片上通信198
8.4　運行時可重構(gòu)199
8.4.1　自我管理系統(tǒng)201
8.4.2　具有可重構(gòu)硬件加速器的自適應(yīng)多線程204
8.4.3　可演化硬件208
參考文獻214
第9章　FPGA的工業(yè)電子應(yīng)用217
9.1　導(dǎo)引217
9.2　工業(yè)電子中的FPGA應(yīng)用領(lǐng)域219
9.2.1　電力系統(tǒng)數(shù)字實時仿真219
9.2.2　先進控制技術(shù)220
9.2.3　電子儀器221
9.3　總結(jié)222
參考文獻223