第1章 計(jì)算機(jī)系統(tǒng)概述 1
1.1 計(jì)算機(jī)的發(fā)展歷程 1
1.2 計(jì)算機(jī)系統(tǒng)的基本組成 4
1.2.1 馮·諾依曼計(jì)算機(jī)的基本結(jié)構(gòu) 4
1.2.2 現(xiàn)代計(jì)算機(jī)的基本組成 5
1.2.3 計(jì)算機(jī)的工作過程 7
1.3 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu) 9
1.4 計(jì)算機(jī)系統(tǒng)的性能評價(jià)指標(biāo) 11
1.5 本章小結(jié) 14
習(xí)題1 15
第2章 數(shù)據(jù)的機(jī)器級表示與處理 16
2.1 數(shù)制和編碼 16
2.1.1 進(jìn)位計(jì)數(shù)制 16
2.1.2 計(jì)算機(jī)中的編碼 19
2.1.3 無符號數(shù)和有符號數(shù) 21
2.1.4 定點(diǎn)數(shù)與浮點(diǎn)數(shù) 22
2.2 定點(diǎn)數(shù)的表示 23
2.2.1 定點(diǎn)數(shù)的編碼表示 23
2.2.2 C語言中的整數(shù) 28
2.3 浮點(diǎn)數(shù)的表示 28
2.3.1 浮點(diǎn)數(shù)的基本概念 28
2.3.2 IEEE 754標(biāo)準(zhǔn) 30
2.3.3 C語言中的浮點(diǎn)數(shù) 31
2.4 數(shù)據(jù)的存儲 32
2.5 定點(diǎn)數(shù)的基本運(yùn)算 35
2.5.1 定點(diǎn)數(shù)加/減法運(yùn)算 35
2.5.2 定點(diǎn)數(shù)乘/除法運(yùn)算 37
?*2.6 浮點(diǎn)數(shù)的基本運(yùn)算 42
2.6.1 浮點(diǎn)數(shù)加/減法運(yùn)算 42
2.6.2 浮點(diǎn)數(shù)乘/除法運(yùn)算 46
2.7 本章小結(jié) 47
習(xí)題2 47
第3章 層次結(jié)構(gòu)存儲系統(tǒng) 49
3.1 存儲器技術(shù) 49
3.1.1 存儲器概述 49
3.1.2 存儲器的層次結(jié)構(gòu) 50
3.1.3 存儲器技術(shù) 53
3.2 主存儲器 54
3.2.1 主存儲器的結(jié)構(gòu)和基本操作 54
3.2.2 主存儲器的組成與控制 57
3.2.3 主存儲器的讀/寫操作 63
3.3 高速緩沖存儲器（Cache） 64
3.3.1 程序訪問的局部性 64
3.3.2 Cache的基本工作原理 66
3.3.3 Cache地址映射 69
3.3.4 Cache替換算法 76
3.3.5 Cache設(shè)計(jì)考慮因素 77
3.4 虛擬存儲管理 79
3.4.1 虛擬存儲器 79
3.4.2 存儲管理 80
3.5 IA-32系統(tǒng)地址轉(zhuǎn)換 84
3.5.1 邏輯地址向線性地址的轉(zhuǎn)換 84
3.5.2 線性地址向物理地址的轉(zhuǎn)換 87
3.6 本章小結(jié) 90
習(xí)題3 90
第4章 指令系統(tǒng)和程序的機(jī)器級表示 93
4.1 機(jī)器指令 93
4.1.1 機(jī)器指令與匯編指令的關(guān)系 93
4.1.2 指令的一般格式 93
4.2 寄存器組織 94
4.2.1 通用寄存器 95
4.2.2 專用寄存器 95
4.2.3 段寄存器 97
?*4.2.4 浮點(diǎn)寄存器棧和多媒體擴(kuò)展寄存器組 97
4.3 存儲器組織 98
4.3.1 存儲模型 99
4.3.2 工作方式 99
4.3.3 邏輯地址 100
4.4 數(shù)據(jù)類型及格式 103
4.5 IA-32數(shù)據(jù)尋址方式 104
4.5.1 立即數(shù)尋址 105
4.5.2 寄存器尋址 105
4.5.3 存儲器尋址 106
4.6 IA-32指令系統(tǒng) 109
4.6.1 指令格式 109
4.6.2 數(shù)據(jù)傳送指令 110
4.6.3 算術(shù)運(yùn)算指令 114
4.6.4 位操作指令 119
4.6.5 控制轉(zhuǎn)移指令 121
4.7 程序的機(jī)器級表示 125
4.7.1 過程調(diào)用的機(jī)器級表示 125
?*4.7.2 選擇結(jié)構(gòu)的機(jī)器級表示 130
?*4.7.3 循環(huán)結(jié)構(gòu)的機(jī)器級表示 133
4.8 本章小結(jié) 135
習(xí)題4 136
第5章 CPU結(jié)構(gòu)和程序執(zhí)行 139
5.1 程序執(zhí)行概述 139
5.1.1 指令的執(zhí)行過程 139
5.1.2 指令周期 141
5.2 CPU結(jié)構(gòu)和工作原理 143
5.2.1 CPU的功能 143
5.2.2 CPU的主要寄存器 143
5.2.3 CPU的結(jié)構(gòu)和工作原理 144
5.3 數(shù)據(jù)通路 146
5.3.1 數(shù)據(jù)通路的基本結(jié)構(gòu) 146
5.3.2 單總線數(shù)據(jù)通路 148
5.3.3 多總線數(shù)據(jù)通路 149
5.4 指令流水線 151
5.4.1 指令流水線的基本原理 151
5.4.2 CISC指令集和RISC指令集 154
5.4.3 流水線冒險(xiǎn)及其解決方法 156
?*5.4.4 流水線多發(fā)技術(shù) 160
5.5 本章小結(jié) 162
習(xí)題5 162
第6章 異常和中斷 165
6.1 異常和中斷概述 165
6.1.1 異常和中斷的基本概念 165
6.1.2 異常和中斷的分類 166
6.1.3 異常和中斷的作用 169
6.2 異常和中斷的響應(yīng) 170
6.3 IA-32的CPU中斷管理 173
6.3.1 中斷向量表 173
6.3.2 IA-32的中斷描述符表 175
?*6.4 8259A中斷控制器 178
6.4.1 8259A的功能 178
6.4.2 8259A的內(nèi)部結(jié)構(gòu) 178
6.4.3 中斷源識別與中斷優(yōu)先級 180
6.4.4 8259A的工作方式 183
6.4.5 8259A的工作過程 186
6.5 中斷程序設(shè)計(jì)及響應(yīng)過程舉例 187
6.5.1 中斷程序設(shè)計(jì) 187
6.5.2 中斷響應(yīng)過程舉例 189
6.6 本章小結(jié) 190
習(xí)題6 191
第7章 輸入/輸出系統(tǒng) 192
7.1 輸入/輸出系統(tǒng)概述 192
7.2 輸入/輸出硬件系統(tǒng) 193
7.2.1 輸入/輸出接口功能 193
7.2.2 輸入/輸出接口結(jié)構(gòu) 195
7.2.3 輸入/輸出設(shè)備的總線連接 197
7.2.4 輸入/輸出接口的尋址方式 198
7.3 輸入/輸出軟件系統(tǒng) 201
7.3.1 輸入/輸出軟件系統(tǒng)任務(wù)與工作過程 202
7.3.2 內(nèi)核空間輸入/輸出軟件 203
7.3.3 用戶空間輸入/輸出軟件 206
7.4 CPU與外設(shè)的數(shù)據(jù)交換方式 210
7.4.1 程序查詢方式 211
7.4.2 程序中斷方式 212
7.4.3 DMA方式 214
7.5 本章小結(jié) 220
習(xí)題7 221
附錄A OllDbg反匯編工具 222
主要參考文獻(xiàn) 225