本書在全面介紹FPGA器件結(jié)構(gòu)、Verilog語(yǔ)法和經(jīng)典數(shù)字邏輯設(shè)計(jì)的基礎(chǔ)上，著重介紹基于Vivado的FPGA開發(fā)流程、基于FPGA的基礎(chǔ)和高級(jí)設(shè)計(jì)技術(shù)、FPGA時(shí)序約束與時(shí)序分析方法、Zynq SoC嵌入式系統(tǒng)設(shè)計(jì)，最后詳細(xì)介紹CNN手寫數(shù)字識(shí)別系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)。

全書共分兩篇： 第1～5章為基礎(chǔ)篇，著重介紹FPGA設(shè)計(jì)的基礎(chǔ)知識(shí)，包括FPGA電路結(jié)構(gòu)、Verilog HDL語(yǔ)法、經(jīng)典數(shù)字邏輯設(shè)計(jì)，同時(shí)詳細(xì)講解基于Vivado的FPGA開發(fā)流程，基礎(chǔ)實(shí)驗(yàn)涵蓋信號(hào)采集、信號(hào)傳輸、信號(hào)處理、信號(hào)輸出等信息處理全過(guò)程； 第6～10章為提高篇，深入介紹FPGA的高級(jí)設(shè)計(jì)技術(shù)、FPGA的時(shí)序約束和時(shí)序分析、基于Zynq的SoC嵌入式系統(tǒng)設(shè)計(jì)，并以CNN手寫數(shù)字識(shí)別系統(tǒng)為例討論FPGA數(shù)字系統(tǒng)設(shè)計(jì)過(guò)程中的實(shí)現(xiàn)細(xì)節(jié)，綜合實(shí)驗(yàn)圍繞人工智能、多媒體處理和經(jīng)典數(shù)字電路展開。
本書適合作為高等院校電子工程類、自動(dòng)控制類、計(jì)算機(jī)類專業(yè)大學(xué)本科生、研究生的教學(xué)用書，同時(shí)可供對(duì)FPGA設(shè)計(jì)開發(fā)比較熟悉的開發(fā)人員、廣大科技工作者和研究人員參考。