本書焦點(diǎn)
電子工業(yè)中的電源完整性問題是一個(gè)容易混淆的課題——部分原因是不能很好地定義和涉及的問題太廣泛，每個(gè)問題都有一套屬于自己的根本原因和解決方案。這里有一個(gè)普遍的共識是：電源完整性領(lǐng)域包括從電壓調(diào)整模塊（VRM）到片上核心電源“軌”以及片上電容。
VRM與芯片之間是封裝和印制板上的相互連接，封裝和印制板常常載有分立式電容器，這些電容器有與之有關(guān)的安裝電感。電源分配網(wǎng)絡(luò)（PDN）是指在VRM和片上VddVss電源“軌”之間的所有相互連接（通常是感性的），以及儲能元件（通常是容性的）和損耗機(jī)構(gòu)（阻尼）。
電源完整性是指從芯片看向電路的所有有關(guān)的電源特性。信號通過空腔，在印制板和地平面上會產(chǎn)生什么噪聲？這是信號完整性問題還是電源完整性問題？由I/O開關(guān)電源產(chǎn)生的電壓噪聲是片上Vcc和Vss電源“軌”完整性問題還是信號完整性問題？最終連接到VRM并通過公共封裝電感進(jìn)入的電流產(chǎn)生的這個(gè)噪聲有時(shí)稱為開關(guān)噪聲或“地跳動”。
信號和電源完整性之間的灰色區(qū)域?qū)�解決電源完整性具有深遠(yuǎn)的影響。在印制板上加上去耦電容常常能解決Vdd核心噪聲，但是這很少能改善由寬帶信號感應(yīng)的空腔噪聲。一般情況下，印制板上的電容器很少或不能改善回路平面的跳動噪聲。在一些情況下，產(chǎn)生的并聯(lián)諧振實(shí)際上可能會增加空腔與信號的交調(diào)。
解決問題的第一步是清晰地確定問題，然后正確地識別出根本原因。一個(gè)準(zhǔn)確定義的問題常常只要幾步就可求解。對問題高效率求解的前提是基于問題的實(shí)際根本原因。
本書聚焦于與Vdd“軌”上噪聲有關(guān)的特殊的電源完整性問題，Vdd“軌”給片上核心邏輯供電，使其執(zhí)行相關(guān)功能。由片上Vdd“軌”開關(guān)信號供電的門與片上其他門進(jìn)行通信，不需要像I/O一樣傳輸出芯片。由核心有源部分引起的瞬時(shí)電流會在Vdd“軌”上產(chǎn)生噪聲，有時(shí)定義它為“自我攻擊”。減小這個(gè)問題影響的原理、分析方法和推薦的設(shè)計(jì)也能應(yīng)用于其他信號完整性、電源完整性和EMI的問題，但本書的焦點(diǎn)是Vdd“軌”上的自我攻擊。
其他電源完整性或信號完整性問題及其解決方法
術(shù)語“電源完整性”太復(fù)雜，無法解決一般設(shè)計(jì)中的所有問題。相反，我們需要清楚地識別設(shè)法要解決的特殊問題以及對每個(gè)特殊問題的最好設(shè)計(jì)實(shí)踐。
完整系統(tǒng)設(shè)計(jì)中的一些次要問題有時(shí)也歸類為電源完整性問題。
● 由I/O開關(guān)、地彈跳在VccVss軌上引起的噪聲和開關(guān)噪聲： Vcc軌上的自我攻擊。
● 負(fù)載阻抗的改變在VRM上引起的噪聲：VRM的自我攻擊。
● 信號通過不連續(xù)的返回路徑引起的信號失真：信號路徑的自我攻擊。
● 來自供電軌和傳輸?shù)絍RM的噪聲，以及板級ＰＤＮ互連上的污染。
● 在封裝上的電壓噪聲和來自所有源的板級ＰＤＮ互連之間的交調(diào)，耦合到Vdd軌上。
● 在封裝上的電壓噪聲和來自所有源的板級PDN互連之間的交調(diào)，耦合到I/O電源軌上。
● 在封裝上的電壓噪聲和板級PDN互連之間的交調(diào)，以及耦合到PDN的一個(gè)信號。
這些問題中的每一個(gè)都有不同的根源，為減小其影響有最好的不同系列的設(shè)計(jì)實(shí)踐。這些課題有些屬于信號完整性，有些屬于電源完整性。
為了避免大家認(rèn)為所有電源完整性問題是相同的（一組解應(yīng)用于所有問題），工程師和設(shè)計(jì)者應(yīng)該習(xí)慣仔細(xì)地描述尋找到的問題而不是使用電源完整性或信號完整性這種大標(biāo)題來說明。
印刷品、參考文獻(xiàn)可提供大量的PDN設(shè)計(jì)建議。盲目地跟隨其中的任何一個(gè)都是危險(xiǎn)的。不幸的是，很多建議要么是錯(cuò)誤的，要么是自相矛盾的。部分原因是它們僅面向上述問題之一，而且不正確地將這些建議廣泛用于解決所有的電源完整性問題。
明確問題的特殊性、根本原因，才能找出最好的設(shè)計(jì)實(shí)踐。
魯棒性PDN設(shè)計(jì)面對的挑戰(zhàn)
低劣的PDN設(shè)計(jì)會導(dǎo)致產(chǎn)品失敗。診斷PDN失敗的原因是很困難的，因?yàn)樗鼈兒茈y重現(xiàn)。有時(shí)，失敗原因是由一系特殊問題的微碼組合引起的，這造成考核PDN質(zhì)量困難。PDN設(shè)計(jì)中必須考慮魯棒性。
除了低阻抗VRM以外，有些印制板的PDN實(shí)際上只要求魯棒性。其他PDN可能要求電容數(shù)值的特殊組合并且要安裝在特殊的位置，然后僅對魯棒性提出一定限制。
每個(gè)PDN都是唯一的，有自己的內(nèi)情。每一個(gè)都有自己的功能要求、芯片特征、微碼和價(jià)格上的設(shè)計(jì)約束、性能、風(fēng)險(xiǎn)和研究周期。僅遵循其他人認(rèn)為最好的設(shè)計(jì)原理來有效地設(shè)計(jì)魯棒性PDN是很困難的，一個(gè)堅(jiān)實(shí)的設(shè)計(jì)方法起著重要的作用。
在任何工程領(lǐng)域中，對包括電源完整性在內(nèi)的很多問題的共同回答是“……視情況而定”,回答“……視情況而定”的僅有方法是清楚地定義這個(gè)問題，然后對這個(gè)特殊問題進(jìn)行分析，找出根源和不同的解法。
開始就準(zhǔn)確高概率地進(jìn)入PDN的最有效的設(shè)計(jì)過程（和多數(shù)高性能產(chǎn)品設(shè)計(jì)方法）是基于4個(gè)元素的。
● 從建立最好的設(shè)計(jì)實(shí)踐開始
● 理解信號與相互連接彼此作用的基本原理——麥克斯韋方程的基本應(yīng)用原理
● 識別需避免的共同問題和它們的根源
● 對于每個(gè)特殊的產(chǎn)品詳情和限制，使用有效探索設(shè)計(jì)領(lǐng)域的舉足輕重的設(shè)計(jì)工具，找到適宜的價(jià)格-性能-風(fēng)險(xiǎn)-研發(fā)周期之間的折中。
很多課題的目標(biāo)是在可接受的價(jià)格、風(fēng)險(xiǎn)和周期內(nèi)，找到滿足性能目標(biāo)的可接受設(shè)計(jì)。
本書為實(shí)現(xiàn)電源完整性工程提供