隨著EDA技術(shù)和半導體工藝的發(fā)展，現(xiàn)代數(shù)字系統(tǒng)設(shè)計的規(guī)模和功能不斷增大、增強，系統(tǒng)的設(shè)計思想、設(shè)計過程和實現(xiàn)方式都發(fā)生了巨大的變化，可編程片上系統(tǒng)（SOPC）的設(shè)計應(yīng)用越來越廣泛。本書融入了作者多年工程實踐和教學經(jīng)驗，將硬件描述語言的學習與應(yīng)用實例相結(jié)合，突出對語言運用能力的應(yīng)用和把握，使初學者快速加深對現(xiàn)代數(shù)字系統(tǒng)設(shè)計的理解和運用。
本書在章節(jié)安排上按照認知的一般規(guī)律，由淺入深、由易到難，首先使初學者對現(xiàn)代數(shù)字系統(tǒng)有一個總體的、概念性的認知，初步了解現(xiàn)代數(shù)字系統(tǒng)設(shè)計的一般思路和步驟。通過對現(xiàn)代數(shù)字系統(tǒng)設(shè)計的核心單元，即可編程邏輯器件（PLD）的結(jié)構(gòu)表示方式的介紹，為后續(xù)流行的可編程邏輯器件的應(yīng)用做鋪墊，并從描述方式上明晰現(xiàn)代數(shù)字系統(tǒng)與傳統(tǒng)數(shù)字系統(tǒng)在設(shè)計方法上的區(qū)別。在了解必要的結(jié)構(gòu)描述方式后，向讀者全面展示當前主流的兩類可編程邏輯器件（CPLD和FPGA）的結(jié)構(gòu)特點、主要的內(nèi)部結(jié)構(gòu)和功能特性。由此對可編程邏輯器件所能實現(xiàn)的功能有了比較深入的了解。硬件描述語言的準確運用是現(xiàn)代數(shù)字系統(tǒng)設(shè)計的關(guān)鍵，本書全面細致地講解了Verilog HDL(Verilog硬件描述語言)的基礎(chǔ)知識，對每個關(guān)鍵知識點強調(diào)應(yīng)用技巧和注意事項，尤其是對同一功能的不同實現(xiàn)方法的闡述，引導讀者發(fā)散思維、不拘一格、靈活運用。將大量的數(shù)字系統(tǒng)設(shè)計實例貫穿于程序輸入、工程建立、邏輯綜合、查錯優(yōu)化、仿真驗證直到下載調(diào)試等整個系統(tǒng)設(shè)計流程。
本書章節(jié)安排如下：
第1章介紹現(xiàn)代數(shù)字系統(tǒng)設(shè)計的概念、基本特征、可編程邏輯器件的發(fā)展歷程和當前主要應(yīng)用領(lǐng)域。
第2章介紹可編程邏輯器件的硬件基礎(chǔ)，包括器件的分類及其特點，特別是主流器件的基本結(jié)構(gòu)、原理和特性等。
第3章介紹Verilog HDL的基本語言構(gòu)件，包括語言的發(fā)展歷程、基本結(jié)構(gòu)、語言要素和數(shù)據(jù)類型等。
第4章進一步介紹Verilog HDL的編程方法和實現(xiàn)方式。該章包含了Verilog HDL的核心內(nèi)容。
第5章詳細介紹ALTERA公司的QuartusⅡ集成開發(fā)環(huán)境的開發(fā)流程。
第6章介紹了基本數(shù)字電路的設(shè)計實例，包括同一功能電路的不同實現(xiàn)方式；介紹了錄碼點鈔機等的實際工程實例。
第7章給出了十個實驗項目，包括組合電路實驗、時序電路實驗及數(shù)字系統(tǒng)設(shè)計實驗。實驗的目的是幫助讀者盡快掌握模塊設(shè)計和系統(tǒng)設(shè)計的基本概念及方法。
本書第1、2、7章及附錄由龐杰編寫，第3章由金香編寫，第4章由于海雁編寫，第5章由李曉游編寫，第6章由湯永華編寫，姜翌和孫洪林參與書中實例的選定和程序的調(diào)試，全書由于海雁統(tǒng)稿。
本書中的邏輯符號均采用了國外流行符號，附錄D給出了與國標符號的對照表，供參考。
在本書的編寫過程中參考了不少專家、學者的文獻，特別是主流器件生產(chǎn)廠家的英文原版文獻。在內(nèi)容組織、文字表述、章節(jié)安排等方面都從不同的文獻資料中汲取了寶貴的經(jīng)驗，受益匪淺，在此向所有參考過的文獻的作者一并表示衷心感謝！
由于作者教學、實踐經(jīng)驗與水平有限，書中必定存在疏漏之處，敬請讀者批評指正。聯(lián)系方式y(tǒng)uhaiyan@sut�眅du�眂n。

編者