目錄 第1章超大規(guī)模集成電路測試背景 1.1引言 1.2測試成本和產(chǎn)品質(zhì)量 1.2.1測試成本 1.2.2缺陷、成品率和缺陷等級 1.3測試生成 1.3.1結(jié)構(gòu)測試與功能測試的對比 1.3.2故障模型 1.3.3可測性：可控性和可觀察性 1.3.4自動測試模式生成（ATPG） 1.4結(jié)構(gòu)化的可測性設(shè)計技術(shù)概述 1.4.1可測性設(shè)計 1.4.2掃描設(shè)計：掃描單元、掃描鏈及掃描測試壓縮 1.4.3部分掃描設(shè)計 1.4.4邊界掃描 1.4.5BIST法 1.5全速延遲測試 1.5.1為什么采用全速延遲測試 1.5.2全速測試基礎(chǔ)：發(fā)射捕獲和發(fā)射偏移 1.5.3全速延遲測試的挑戰(zhàn) 參考文獻 第2章哈希函數(shù)的硬件實現(xiàn) 2.1加密哈希函數(shù)概述 2.1.1構(gòu)建哈希函數(shù) 2.1.2哈希函數(shù)的應用 2.2哈希函數(shù)的硬件實現(xiàn) 2.2.1MD5 2.2.2SHA��2 2.2.3面積優(yōu)化 2.3SHA��3的候選對象 2.3.1Keccak算法 2.3.2BLAKE算法 2.3.3Gr�hstl算法 2.3.4Skein算法 2.3.5JH算法 2.3.6算法性能 參考文獻 第3章RSA算法的實現(xiàn)與安全性 3.1引言 3.2算法的描述與分析 3.3硬件實現(xiàn)簡介 3.4安全性分析 3.5結(jié)論 參考文獻 第4章基于物理上不可克隆和無序的安全性 4.1引言 4.2獨特對象 4.2.1獨特對象的歷史和實例 4.2.2獨特對象的協(xié)議及應用 4.2.3安全性 4.3弱物理不可克隆函數(shù) 4.3.1歷史與實現(xiàn)的實例 4.3.2協(xié)議、應用與安全 4.4強物理不可克隆函數(shù) 4.4.1強PUF的歷史及舉例 4.4.2協(xié)議、應用及安全 4.5受控的PUF 4.5.1受控的PUF特性 4.5.2歷史和實現(xiàn) 4.5.3協(xié)議、應用與安全 4.6新興的PUF 4.6.1保密模型PUF 4.6.2定時認證 4.6.3具有公共模型的PUF 4.6.4量子讀取的PUF 4.6.5具有超高信息量的PUF 4.7未來的研究課題 4.7.1公共PUF的公開性問題 4.7.2高效的硬件實現(xiàn)：開銷與安全 4.7.3錯誤校正與可實現(xiàn)性 4.7.4IC計量及偽造檢測 4.7.5攻擊和漏洞分析 4.7.6形式化驗證與安全性證明 4.7.7新的協(xié)議及應用 4.8結(jié)論 參考文獻 第5章硬件計量綜述 5.1引言 5.2分類與模型 5.3被動式芯片計量 5.3.1非功能識別的被動計量 5.3.2被動式功能性計量 5.4主動式芯片計量 5.4.1內(nèi)部的主動式芯片計量 5.4.2外部的主動式芯片計量 5.5結(jié)論 參考文獻 第6章利用數(shù)字水印保護硬件IP 6.1引言 6.1.1設(shè)計復用和IP設(shè)計 6.1.2什么是IP設(shè)計 6.1.3為什么要保護IP設(shè)計 6.1.4哪些行為可以保護IP安全 6.2利用基于約束的水印技術(shù)保護IP設(shè)計 6.2.1例子：最簡布爾表達式的水印 6.2.2基于約束的水印的背景與要求 6.3帶無關(guān)項的水印 6.4通過復制模塊向HDL源碼添加水印 6.4.1例子：4比特模式檢測器 6.4.2狀態(tài)轉(zhuǎn)換圖的Verilog實現(xiàn) 6.4.3通過復制模塊向Verilog代碼添加水印 6.4.4通過模塊分割嵌入水印 6.4.5水印技術(shù)的性能評估 6.5結(jié)論 參考文獻 第7章物理攻擊與防篡改 7.1攻擊場景 7.2防篡改等級 7.3攻擊類別 7.3.1非入侵式攻擊 7.3.2入侵式攻擊 7.3.3半入侵式攻擊 7.4用非入侵式攻擊威脅安全性 7.4.1邊信道攻擊 7.5入侵式攻擊對安全的威脅 7.5.1剝層分析 7.5.2逆向工程 7.5.3微探針 7.6半入侵式攻擊對安全的威脅 7.6.1紫外線攻擊 7.6.2先進的成像技術(shù) 7.6.3光故障注入 7.6.4光學邊信道分析 7.6.5基于光學增強的定位功率分析 7.7物理攻擊對策 7.8結(jié)論 參考文獻 第8章邊信道攻擊與對策 8.1引言 8.2邊信道 8.2.1功耗 8.2.2電磁 8.2.3光學 8.2.4時序及延遲 8.2.5聲學 8.3利用邊信道信息的攻擊 8.4對策 8.4.1隱藏 8.4.2掩碼/盲化 8.4.3模塊劃分 8.4.4物理安全與防篡改 8.5結(jié)論 參考文獻 第9章FPGA中的可信設(shè)計 9.1引言 9.2FPGA的綜合流程及其脆弱性 9.2.1脆弱性 9.3基于FPGA的應用密碼學 9.3.1脆弱性 9.4FPGA硬件安全基礎(chǔ) 9.4.1物理不可克隆函數(shù) 9.4.2真隨機數(shù)發(fā)生器 9.5頂級的FPGA安全性挑戰(zhàn) 9.5.1算法密碼安全 9.5.2基于硬件的密碼學：原語和協(xié)議 9.5.3集成電路與工具的數(shù)字權(quán)限管理 9.5.4可信工具 9.5.5可信IP 9.5.6抵御逆向工程 9.5.7木馬檢測與診斷 9.5.8零知識和不經(jīng)意傳輸 9.5.9自我可信的綜合 9.5.10新的FPGA架構(gòu)和技術(shù) 9.5.11基于硬件安全的FPGA工具 9.5.12邊信道 9.5.13理論基礎(chǔ) 9.5.14物理和社會的安全應用 9.5.15恢復技術(shù)和長壽使能技術(shù) 9.5.16可執(zhí)行的摘要 9.6總結(jié) 參考文獻 第10章嵌入式系統(tǒng)的安全性 10.1引言 10.1.1安全計算模型及風險模型 10.1.2程序數(shù)據(jù)屬性的保護 10.1.3嵌入式系統(tǒng)安全處理的軟硬件方法 10.2針對高效動態(tài)信息流跟蹤的安全頁面分配 10.2.1相關(guān)工作 10.2.2我們的PIFT方法 10.2.3安全分析和攻擊檢測 10.2.4實驗結(jié)果 10.2.5總結(jié) 10.3利用預測架構(gòu)驗證運行的程序 10.3.1預備知識 10.3.2控制流傳輸和執(zhí)行路徑驗證的推測架構(gòu) 10.3.3實驗結(jié)果與安全性分析 10.3.4總結(jié) 參考文獻 第11章嵌入式微控制器的邊信道攻擊和對策 11.1引言 11.2嵌入式微控制器的邊信道泄漏 11.3對微控制器的邊信道攻擊 11.3.1邊信道分析 11.3.2PowerPC實現(xiàn)高級加密標準（AES） 11.3.3邊信道分析：功率模型的選擇 11.3.4邊信道分析：實用的假設(shè)檢驗 11.3.5邊信道分析：攻擊結(jié)果 11.4微控制器的邊信道對策 11.4.1隱藏對策的電路級實現(xiàn) 11.4.2VSC：將DRP移植到軟件中 11.4.3VSC的實現(xiàn) 11.4.4將AES映射到VSC上 11.4.5實驗結(jié)果 11.5總結(jié) 參考文獻 第12章射頻識別（RFID）標簽的安全性 12.1引言 12.1.1RFID的歷史 12.1.2物聯(lián)網(wǎng) 12.1.3RFID的應用 12.1.4射頻識別參考模型 12.1.5射頻識別標簽的種類 12.1.6射頻識別對社會和個人的影響 12.2對無源射頻識別標簽安全的攻擊 12.2.1偽裝攻擊 12.2.2信息泄漏攻擊 12.2.3拒絕服務攻擊 12.2.4物理操作攻擊 12.3射頻識別標簽的保護機制 12.3.1偽裝攻擊 12.3.2信息泄漏攻擊 12.3.3拒絕服務攻擊 12.3.4物理操作攻擊 12.4用于防偽的RFID標簽指紋 12.4.1指紋電子設(shè)備的背景 12.4.2標簽的最小功率響應 12.4.3標簽頻率響應和瞬態(tài)響應 12.4.4標簽時間響應 參考文獻 第13章內(nèi)存完整性保護 13.1引言 13.1.1問題的定義 13.2簡單的解決方案：采用消息驗證碼 13.2.1程序代碼的完整性 13.3瓶頸與限制 13.3.1回放攻擊 13.3.2可信根 13.4模塊構(gòu)建 13.4.1Merkle樹 13.4.2哈希函數(shù) 13.4.3Merkle樹以外的方案 13.5已有的方案 13.5.1基于GCM的驗證方案 13.5.2自適應樹對數(shù)方案 13.5.3基于UMAC的Merkle樹方案 13.6內(nèi)存完整性保護的推廣 參考文獻 第14章硬件木馬分類 14.1引言 14.2硬件木馬 14.3木馬分類 14.3.1按插入階段分類 14.3.2按抽象的層次分類 14.3.3按激活機制分類 14.3.4按影響分類 14.3.5按位置分類 14.4硬件木馬案例 14.4.1基于邊信道的惡意片外泄漏木馬（MOLES） 14.4.2通過RS��232泄漏密鑰的木馬 14.4.3綜合工具木馬 14.4.4通過溫度邊信道泄漏密鑰的木馬 14.4.5拒絕服務（DoS）木馬 14.4.6通過VGA顯示器泄漏信息的木馬 14.5總結(jié) 參考文獻 第15章硬件木馬檢測 15.1引言 15.2芯片的硬件木馬檢測 15.2.1木馬檢測方法的分類 15.2.2木馬檢測所面臨的挑戰(zhàn) 15.2.3測試和驗證方法 15.2.4實時監(jiān)測法 15.2.5木馬檢測方法的比較 15.3IP硬核的可信度驗證 15.4總結(jié) 參考文獻 第16章硬件可信度設(shè)計 16.1概述 16.2基于延遲的方案 16.2.1影子寄存器 16.2.2環(huán)形振蕩器 16.3罕見事件的刪除 16.4木馬測試設(shè)計 16.4.1步驟Ⅰ：代碼評估 16.4.2步驟Ⅱ：敏感路徑的選擇 16.4.3步驟Ⅲ：插入探測點 16.5帶校驗的硬件 16.6總結(jié) 參考文獻 第17章安全和測試 17.1引言 17.1.1測試接口的發(fā)展 17.1.2示例：測試一個2比特狀態(tài)機 17.1.3故障測試與木馬檢測的比較 17.1.4VLSI測試：目標和指標 17.1.5可測性和安全性之間的沖突 17.2基于掃描的測試 17.2.1基于掃描的攻擊 17.2.2掃描攻擊的對策 17.3BIST 17.4JTAG 17.4.1JTAG劫持 17.4.2JTAG防御 17.5片上系統(tǒng)測試結(jié)構(gòu) 17.5.1劫持SoC測試 17.5.2SoC測試的保護措施 17.6測試安全的新興領(lǐng)域 17.6.1汽車的OBD�睮I 17.6.2醫(yī)療植入設(shè)備的接口安全 17.7總結(jié)和展望 參考文獻 第18章保護IP核免受掃描邊信道攻擊 18.1引言 18.1.1前期的工作 18.2掃描攻擊的分類 18.2.1基于掃描的可觀測性攻擊 18.2.2基于掃描的可控性/可觀測性攻擊 18.3低成本安全掃描 18.3.1LCSS測試流程 18.4自動的LCSS插入流程 18.4.1低成本安全掃描插入流程 18.5分析及結(jié)論 18.5.1開銷 18.5.2對安全性和可測試性的影響 18.6總結(jié) 參考文獻