第一章 計(jì)算機(jī)系統(tǒng)中常用邏輯電路單元 
1.1 概述 
1.1.1 組合邏輯電路及其功能描述方法 
1.1.2 時(shí)序邏輯電路及其功能描述方法 
1.1.3 常用邏輯電路單元 
1.2 組合邏輯基本單元——邏輯門 
1.2.1 常用邏輯門 
1.2.2 兩種特殊輸出結(jié)構(gòu)邏輯門 
1.3 常用組合邏輯電路部件 
1.3.1 編碼器 
1.3.2 譯碼器 
1.3.3 數(shù)據(jù)選擇器 
1.3.4 數(shù)碼比較器 
1.3.5 加法器 
1.3.6 算術(shù)邏輯單元 
1.4 時(shí)序邏輯基本單元——觸發(fā)器 
1.4.1 基本rs觸發(fā)器 
1.4.2 時(shí)鐘rs觸發(fā)器 
1.4.3 jk觸發(fā)器 
1.4.4 d觸發(fā)器 
1.4.5 t與t'觸發(fā)器 
1.5 基本時(shí)序邏輯電路部件 
1.5.1 一般寄存器和移位寄存器 
1.5.2 計(jì)數(shù)器 
1.6 脈沖波形產(chǎn)生與變換電路 
思考題與習(xí)題一 

第二章 計(jì)算機(jī)系統(tǒng)基本組成原理 
2.1 計(jì)算機(jī)系統(tǒng)的典型結(jié)構(gòu) 
2.1.1 經(jīng)典馮·諾依曼結(jié)構(gòu) 
2.1.2 微機(jī)系統(tǒng)的三總線結(jié)構(gòu) 
2.1.3 目前主流微機(jī)的組織結(jié)構(gòu) 
2.2 微機(jī)系統(tǒng)各大組成部分的基本結(jié)構(gòu) 
2.2.1 微處理器 
2.2.2 存儲(chǔ)器 
2.2.3 輸入／輸出（i／o）設(shè)備及接口 
2.2.4 總線 
2.3 微機(jī)基本工作原理 
2.3.1 指令與程序概念 
2.3.2 計(jì)算機(jī)中數(shù)的表示與運(yùn)算 
2.3.3 計(jì)算機(jī)工作過程的理解 
2.3.4 指令與程序的執(zhí)行 
2.3.5 程序執(zhí)行過程舉例 
2.4 微機(jī)系統(tǒng)的主要性能指標(biāo) 
2.4.1 字長 
2.4.2 存儲(chǔ)器容量 
2.4.3 運(yùn)算速度 
2.4.4 i／o設(shè)備擴(kuò)展能力 
2.4.5 軟件配置情況 
思考題與習(xí)題二 

第三章 微處理器 
3.1 微處理器發(fā)展簡(jiǎn)史 
3.1.1 intel系列微處理器發(fā)展概況 
3.1.2 “中國芯”工程發(fā)展動(dòng)態(tài) 
3.1.3 微處理器發(fā)展歷程中推出的先進(jìn)計(jì)算機(jī)技術(shù) 
3.2 8086／8088微處理器 
3.2.1 內(nèi)部結(jié)構(gòu)與外部引腳 
3.2.2 結(jié)構(gòu)特點(diǎn)之一：指令流水線 
3.2.3 結(jié)構(gòu)特點(diǎn)之二：存儲(chǔ)器分段管理 
3.3 pentium微處理器 
3.3.1 內(nèi)部結(jié)構(gòu) 
3.3.2 外部引腳 
3.3.3 4種工作方式 
3.3.4 7種基本數(shù)據(jù)類型 
3.3.5 11種操作數(shù)尋址方式 
思考題與習(xí)題三 

第四章 pentium指令系統(tǒng)與匯編語言編程 
4.1 pentium指令系統(tǒng)概述 
4.1.1 pentium指令系統(tǒng)的特點(diǎn) 
4.1.2 pentium指令分類 
4.2 通用整數(shù)指令及應(yīng)用 
4.2.1 數(shù)據(jù)傳送類指令 
4.2.2 算術(shù)運(yùn)算類指令 
4.2.3 邏輯運(yùn)算和移位指令 
4.2.4 串操作指令 
4.2.5 控制轉(zhuǎn)移類指令 
4.2.6 處理器控制類指令 
4.3 匯編語言程序概述 
4.3.1 匯編語言程序的特點(diǎn) 
4.3.2 匯編語言源程序結(jié)構(gòu) 
4.3.3 匯編語言語句格式 
4.4 常用偽指令語句 
4.4.1 方式選擇偽指令 
4.4.2 邏輯段定義偽指令 
4.4.3 數(shù)據(jù)定義偽指令 
4.4.4 過程與宏定義偽指令 
4.5 匯編語言編程入門 
4.5.1 匯編語言程序的開發(fā)過程 
4.5.2 基本結(jié)構(gòu)程序設(shè)計(jì) 
4.5.3 子程序設(shè)計(jì)與調(diào)用 
4.5.4 dos／bios功能調(diào)用 
思考題與習(xí)題四 

第五章 存儲(chǔ)器 
5.1 當(dāng)前主流微機(jī)系統(tǒng)的存儲(chǔ)器體系結(jié)構(gòu) 
5.1.1 分級(jí)存儲(chǔ)器結(jié)構(gòu) 
5.1.2 虛擬存儲(chǔ)器結(jié)構(gòu) 
5.2 半導(dǎo)體存儲(chǔ)器概述 
5.2.1 半導(dǎo)體存儲(chǔ)器的分類 
5.2.2 半導(dǎo)體存儲(chǔ)器芯片的基本結(jié)構(gòu) 
5.2.3 存儲(chǔ)器芯片的外部接口特性 
5.2.4 存儲(chǔ)器的性能指標(biāo) 
5.3 內(nèi)存儲(chǔ)器系統(tǒng)的構(gòu)成原理 
5.3.1 存儲(chǔ)器結(jié)構(gòu)的確定 
5.3.2 存儲(chǔ)器芯片的選配 
5.3.3 存儲(chǔ)器接口的設(shè)計(jì) 
5.4 pc系列微機(jī)的內(nèi)存儲(chǔ)器組織 
5.4.1 內(nèi)存以模組形式構(gòu)建 
5.4.2 主流內(nèi)存條標(biāo)準(zhǔn) 
5.5 常用外存儲(chǔ)器 
5.5.1 硬盤 
5.5.2 光盤 
5.5.3 u盤 
思考題與習(xí)題五 

第六章 i／o接口與總線技術(shù) 
6.1 i／o接口及分類 
6.2 i／o接口組成 
6.2.1 接口硬件的典型結(jié)構(gòu) 
6.2.2 接口軟件的一般組成 
6.3 i／o端口的編址及譯碼 
6.3.1 端口編址方式 
6.3.2 端口地址譯碼方法 
6.4 i／o同步控制方式 
6.4.1 程序查詢式控制 
6.4.2 中斷驅(qū)動(dòng)式控制 
6.4.3 直接存儲(chǔ)器存取式控制 
6.4.4 延時(shí)等待式控制 
6.5 總線與總線標(biāo)準(zhǔn) 
6.5.1 總線與總線模塊 
6.5.2 總線的性能指標(biāo) 
6.5.3 常用總線標(biāo)準(zhǔn) 
6.6 總線操作及控制 
6.6.1 總線操作周期 
6.6.2 總線仲裁控制 
6.6.3 總線握手控制 
思考題與習(xí)題六 

第七章 中斷與dma 
7.1 中斷與中斷優(yōu)先級(jí) 
7.1.1 中斷與中斷源 
7.1.2 中斷優(yōu)先級(jí)與中斷嵌套 
7.2 中斷響應(yīng)與服務(wù)判決 
7.2.1 中斷響應(yīng)條件 
7.2.2 多中斷源服務(wù)判決 
7.2.3 pentium的中斷向量式服務(wù)判決機(jī)理 
7.3 中斷處理程序設(shè)計(jì) 
7.3.1 中斷處理流程 
7.3.2 中斷向量填寫 
7.3.3 pentium的中斷向量號(hào)分配 
7.4 pentium的中斷檢測(cè)處理流程 
7.5 dma操作一般過程 
7.5.1 dmac的工作方式 
7.5.2 dma操作過程三階段 
7.6 dma操作控制原理 
7.6.1 dmac的典型結(jié)構(gòu) 
7.6.2 dma傳送的控制流程 
思考題與習(xí)題七 

第八章 微機(jī)系統(tǒng)中的常用可編程接口芯片 
8.1 可編程并行接口芯片8255 
8.1.1 基本功能 
8.1.2 內(nèi)部結(jié)構(gòu)與外部引腳 
8.1.3 應(yīng)用方法及舉例 
8.2 可編程串行接口芯片ins8250 
8.2.1 基本功能 
8.2.2 內(nèi)部結(jié)構(gòu)與外部引腳 
8.2.3 應(yīng)用方法及舉例 
8.3 可編程中斷控制器芯片8259 
8.3.1 基本功能 
8.3.2 內(nèi)部結(jié)構(gòu)與外部引腳 
8.3.3 應(yīng)用方法及舉例 
8.4 可編程定時(shí)／計(jì)數(shù)器芯片8254 
8.4.1 基本功能 
8.4.2 內(nèi)部結(jié)構(gòu)與外部引腳 
8.4.3 應(yīng)用方法及舉例 
思考題與習(xí)題八 

第九章 常用外部設(shè)備及接口 
9.1 基本人機(jī)交互設(shè)備 
9.1.1 鼠標(biāo) 
9.1.2 鍵盤 
9.1.3 顯示器 
9.1.4 打印機(jī) 
9.1.5 掃描儀 
9.2 模擬i／o設(shè)備 
9.2.1 adc 
9.2.2 dac 
9.3 音頻i／o設(shè)備 
9.3.1 聲卡的基本組成及工作原理 
9.3.2 聲卡的主要性能指標(biāo) 
9.4 網(wǎng)絡(luò)通信設(shè)備 
9.4.1 調(diào)制解調(diào)器 
9.4.2 集線器 
9.4.3 交換機(jī) 
9.4.4 路由器 
思考題與習(xí)題九 
參考文獻(xiàn)