目錄
前言
第1章 微型計算機概述 1
1.1 微型計算機發(fā)展過程簡介 1
1.2 微型計算機系統(tǒng)的組成 3
1.2.1 微型計算機硬件系統(tǒng)的組成 4
1.2.2 微型計算機軟件系統(tǒng)的組成 7
1.2.3 微型計算機的主板 10
1.3 計算機中的數的表示方法 12
1.3.1 計算機中的數制 12
1.3.2 計算機中常用的編碼 14
1.3.3 計算機中帶符號數的表示方法 17
1.4 微型計算機的工作過程 22
思考題與習題 26
第2章 微處理器與總線 28
2.1 8086/8088微處理器的特性 28
2.2 8086/8088微處理器結構及寄存器 28
2.2.1 8086/8088的內部結構 28
2.2.2 8086/8088的內部寄存器 30
2.3 8086/8088微處理器的存儲器尋址機制 32
2.4 8086/8088微處理器的外部結構 34
2.4.1 8086/8088CPU引線及其功能 34
2.4.2 CPU 的工作時序 39
2.5 總線的形成與標準 43
2.5.1 總線概述 43
2.5.2 常用總線支持芯片 44
2.5.3 8088最小模式下系統(tǒng)總線的形成 48
2.5.4 8088最大模式下系統(tǒng)總線的形成 49
2.5.5 8086系統(tǒng)總線的形成 49
2.5.6 總線標準 51
2.6 Intel微處理器發(fā)展介紹 57
2.6.1 Intel 80X86 57
2.6.2 Pentium系列 61
2.6.3 Core 2系列 65
2.6.4 Core i系列 66
第3章 指令系統(tǒng) 70
3.1 基本概念 70
3.1.1 指令與指令系統(tǒng) 70
3.1.2 CISC和RISC 70
3.1.3 指令的基本格式 70
3.1.4 尋址與尋址方式 71
3.2 8086/8088尋址方式 71
3.2.1 操作數的尋址方式 71
3.2.2 轉移地址尋址 78
3.3 8086/8088指令系統(tǒng) 79
3.3.1 數據傳送指令 79
3.3.2 算術運算指令 86
3.3.3 邏輯運算和移位指令 92
3.3.4 控制轉移指令 96
3.3.5 串操作指令 103
3.3.6 處理器控制指令 104
3.4 8086/8088指令格式及執(zhí)行時間 105
3.4.1 指令的基本構成 105
3.4.2 指令的執(zhí)行時間 108
3.5 Pentium微處理器新增指令和尋址方式 109
3.5.1 Pentium微處理器尋址方式 109
3.5.2 Pentium微處理器專用指令 110
思考題與習題 111
第4章 匯編語言程序設計 115
4.1 匯編語言源程序格式 115
4.1.1 匯編語言程序結構 115
4.1.2 匯編語言語句類型及組成 116
4.1.3 匯編語言的數據與表達式 117
4.2 指示性語句 121
4.2.1 符號定義語句 121
4.2.2 數據定義語句 122
4.2.3 段定義語句 124
4.2.4 過程定義語句 126
4.2.5 其他指示性語句 127
4.3 簡化段匯編語言程序設計 127
4.3.1 常用簡化段定義偽指令 128
4.3.2 與簡化段定義有關的預定義符號 128
4.3.3 簡化段匯編語言程序設計舉例 129
4.4 匯編語言程序設計概述 129
4.4.1 匯編語言程序的上機過程 129
4.4.2 系統(tǒng)功能調用 130
4.5 程序設計舉例 131
4.5.1 順序程序設計 131
4.5.2 分支程序設計 132
4.5.3 循環(huán)程序設計 133
4.5.4 子程序設計 136
4.6 匯編語言和C語言混合編程 138
4.6.1 Turbo C內嵌匯編語言 138
4.6.2 Turbo C程序調用匯編程序 139
思考題與習題 141
第5章 半導體存儲器 144
5.1 概述 144
5.1.1 存儲器的分類 144
5.1.2 半導體存儲器的性能指標 146
5.1.3 內存分層 147
5.1.4 半導體存儲器芯片的組成 147
5.2 讀寫存儲器RAM 148
5.2.1 靜態(tài)RAM（SRAM）的結構與接口特性 148
5.2.2 動態(tài)RAM（DRAM） 150
5.3 只讀存儲器ROM 152
5.3.1 掩模ROM 152
5.3.2 可編程ROM（PROM） 152
5.3.3 紫外光擦除可編程ROM（EPROM） 153
5.3.4 電可擦除的可編程ROM（E2PROM） 154
5.3.5 閃速存儲器 155
5.4 存儲器系統(tǒng)的設計 159
5.4.1 存儲器的工作時序 160
5.4.2 存儲器組織結構的確定 161
5.4.3 存儲器地址分配與譯碼電路 163
5.4.4 存儲器與微處理器的連接 164
5.4.5 存儲器擴展尋址 167
思考題與習題 169
第6章 輸入輸出接口技術 171
6.1 接口技術基本概念 171
6.1.1 接口的必要性 171
6.1.2 接口的功能 172
6.1.3 CPU與I/O設備之間的接口信息 173
6.1.4 I/O端口的編址方式 174
6.2 輸入輸出傳送方式 175
6.2.1 無條件傳送方式 175
6.2.2 查詢傳送方式（條件傳送方式） 176
6.2.3 中斷傳送方式 179
6.2.4 直接存儲器存�。―MA）傳送方式 180
6.3 I/O端口地址譯碼與讀寫控制 181
6.3.1 I/O地址譯碼方法 181
6.3.2 I/O地址譯碼電路的幾種方式 181
6.4 PC 系列微機及其I/O端口 183
6.4.1 IBM PC/XT主板的構成 183
6.4.2 IBM PC/XT系列微機中的I/O端口 184
思考題與習題 186
第7章 定時與計數技術 188
7.1 概述 188
7.2 可編程定時/計數器8253 188
7.2.1 外部特性與內部邏輯 188
7.2.2 讀寫操作及編程命令 190
7.2.3 工作方式及特點 192
7.3 定時/計數器8253的應用舉例 197
思考題與習題 198
第8章 并行接口 199
8.1 概述 199
8.2 可編程并行接口芯片8255A 199
8.2.1 Intel 8255A的基本特性 200
8.2.2 8255A的外部引線與內部結構 200
8.2.3 8255A的編程命令 202
8.2.4 8255A的工作方式 203
8.3 8255A應用舉例 208
思考題與習題 214
第9章 串行接口 216
9.1 串行通信的基本概念 216
9.1.1 串行通信的特點 216
9.1.2 傳輸速率與傳送距離 216
9.2 異步串行通信協(xié)議 217
9.2.1 特點及傳輸格式 217
9.2.2 錯誤檢測 218
9.3 串行接口標準 218
9.3.1 EIARS-232C接口標準 219
9.3.2 RS-422、RS-485接口標準 221
9.4 串行通信接口設計 221
9.4.1 串行通信接口的基本任務 221
9.4.2 串行接口電路的組成 222
9.5 可編程串行接口芯片8250 222
9.5.1 INS 8250的基本性能 222
9.5.2 8250的內部邏輯與外部引腳 222
9.5.3 8250的內部寄存器 225
9.5.4 串行通信接口電路 228
9.5.5 8250的初始化編程 230
9.5.6 應用實例 231
思考題與習題 232
第10章 中斷技術 234
10.1 中斷的基本概念 234
10.1.1 中斷簡介 234
10.1.2 中斷處理過程 234
10.2 PC系列機的中斷結構 236
10.2.1 內部中斷 237
10.2.2 外部中斷 237
10.2.3 中斷矢量和中斷矢量表 238
10.3 8259A可編程中斷控制器 239
10.3.1 8259A可編程中斷控制器的特點 239
10.3.2 8259A的框圖和引腳 240
10.3.3 中斷觸發(fā)方式和中斷響應過程 243
10.3.4 8259A的編程控制 243
10.4 可編程DMA控制器 244
10.4.1 DMA傳送過程及工作狀態(tài) 244
10.4.2 可編程DMA控制器8237A-5 245
思考題與習題 250
第11章 模擬量輸入輸出接口 251
11.1 概述 251
11.2 模擬量輸入輸出接口設計 251
11.2.1 基本原理 251
11.2.2 轉換器主要參數指標 255
11.2.3 轉換器選擇要點 257
11.2.4 D/A轉換器與微機系統(tǒng)的連接 258
11.2.5 A/D轉換器與微機系統(tǒng)的連接 265
思考題與習題 271
參考文獻 273
附錄 8086/8088指令系統(tǒng)表（部分） 274