本書通過大量完整的實例介紹基于Verilog HDL進行數(shù)字系統(tǒng)設(shè)計的基本原理、概念和方法。全書重點 關(guān)注基于HDL的寄存器傳輸級（Register Transfer Level，RTL）數(shù)字系統(tǒng)設(shè)計，主要內(nèi)容包括數(shù)字電路基礎(chǔ)回 顧、組合邏輯電路設(shè)計、規(guī)則時序邏輯電路、有限狀態(tài)機以及FSMD的設(shè)計。本書所有代碼兼容Verilog HDL IEEE 1364-2001標(biāo)準(zhǔn)。 盡管本書簡單地回顧了數(shù)字電路的基本知識，但是如果讀者能夠掌握數(shù)字電路的基本原理和設(shè)計方法 對于閱讀本書將是十分有意義的。本書適合高年級的本科生、研究生以及從事數(shù)字電路設(shè)計的工程人員使 用。