前言
第1章 微型計(jì)算機(jī)系統(tǒng)概述
1.1 微型計(jì)算機(jī)發(fā)展及應(yīng)用
1.1.1 電子計(jì)算機(jī)發(fā)展歷程
1.1.2 微型計(jì)算機(jī)的發(fā)展
1.1.3 微型計(jì)算機(jī)的應(yīng)用
1.2 微型計(jì)算機(jī)系統(tǒng)的組成
1.2.1 微型計(jì)算機(jī)硬件系統(tǒng)
1.2.2 微型計(jì)算機(jī)軟件系統(tǒng)
1.2.3 微機(jī)系統(tǒng)的主要性能指標(biāo)
1.3 計(jì)算機(jī)中的數(shù)與編碼
1.3.1 進(jìn)位計(jì)數(shù)制與進(jìn)制間的轉(zhuǎn)換
1.3.2 計(jì)算機(jī)中數(shù)的表示
1.3.3 計(jì)算機(jī)中的編碼
1.4 微型計(jì)算機(jī)中的常用邏輯部件
1.4.1 基本邏輯門(mén)電路
1.4.2 譯碼器
習(xí)題

第2章 匯編語(yǔ)言基礎(chǔ)
2.1 匯編語(yǔ)言概述
2.2 8086/8088微處理器編程結(jié)構(gòu)
2.2.1 8086/8088的功能結(jié)構(gòu)
2.2.2 8086/8088的存儲(chǔ)器組織
2.2.3 8086/8088的寄存器結(jié)構(gòu)
2.3 匯編語(yǔ)言程序上機(jī)調(diào)試
2.3.1 簡(jiǎn)單匯編語(yǔ)言源程序
2.3.2 編輯
2.3.3 匯編
2.3.4 連接
2.3.5 運(yùn)行和調(diào)試
2.4 匯編語(yǔ)言源程序組織
2.4.1 匯編語(yǔ)言的語(yǔ)句
2.4.2 匯編語(yǔ)言源程序格式
2.5 匯編語(yǔ)言中的操作數(shù)
2.5.1 常量
2.5.2 變量和標(biāo)號(hào)
2.5.3 表達(dá)式
2.5.4 符號(hào)定義
2.6 8086/8088的尋址方式
2.6.1 立即尋址
2.6.2 寄存器尋址
2.6.3 直接尋址
2.6.4 寄存器間接尋址
2.6.5 寄存器相對(duì)尋址
2.6.6 基址變址尋址
2.6.7 相對(duì)基址變址尋址
2.7 8086/8088指令系統(tǒng)
2.7.1 數(shù)據(jù)傳送類(lèi)指令
2.7.2 算術(shù)運(yùn)算類(lèi)指令
2.7.3 邏輯運(yùn)算和移位類(lèi)指令
2.7.4 程序控制類(lèi)指令
2.7.5 處理器控制指令
2.7.6 串操作類(lèi)指令
2.8 基本I/O功能調(diào)用
2.8.1 鍵盤(pán)功能調(diào)用（INT21H）
2.8.2 顯示功能調(diào)用（INT21H）
習(xí)題

第3章 匯編語(yǔ)言程序設(shè)計(jì)
3.1 順序程序設(shè)計(jì)
3.2 分支程序設(shè)計(jì)
3.2.1 單分支程序結(jié)構(gòu)
3.2.2 雙分支程序結(jié)構(gòu)
3.2.3 多分支程序結(jié)構(gòu)
3.3 循環(huán)程序設(shè)計(jì)
3.3.1 計(jì)數(shù)循環(huán)
3.3.2 條件循環(huán)
3.3.3 多重循環(huán)
3.4 子程序設(shè)計(jì)
3.4.1 子程序的編寫(xiě)與應(yīng)用
3.4.2 子程序的參數(shù)傳遞
習(xí)題

第4章 16位微處理器的外部特性
4.1 8086/8088的外部特性
4.1.1 8086/8088的工作模式
4.1.2 8086的引腳
4.2 8086的總線(xiàn)操作
4.2.1 8086總線(xiàn)周期的構(gòu)成
4.2.2 8086的總線(xiàn)時(shí)序
4.3 8086的微處理器子系統(tǒng)
4.3.1 最小模式下的8086子系統(tǒng)
4.3.2 最大模式下的8086子系統(tǒng)
4.4 8088的外部特性
4.5 80286的外部特性
習(xí)題

第5章 存儲(chǔ)器及存儲(chǔ)體系
5.1 存儲(chǔ)器概述
5.1.1 基本概念
5.1.2 存儲(chǔ)器的分類(lèi)
5.1.3 存儲(chǔ)器的性能指標(biāo)
5.2 半導(dǎo)體隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器
5.2.1 靜態(tài)隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器
5.2.2 動(dòng)態(tài)隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器
5.3 半導(dǎo)體只讀存儲(chǔ)器
5.3.1 掩膜只讀存儲(chǔ)器
5.3.2 一次可編程只讀存儲(chǔ)器
5.3.3 可擦除可編程只讀存儲(chǔ)器
5.3.4 電可擦除可編程只讀存儲(chǔ)器
5.3.5 FlashROM
5.4 存儲(chǔ)器擴(kuò)展
5.4.1 擴(kuò)展方式
5.4.2 片選信號(hào)的生成
5.4.3 片選譯碼電路的實(shí)現(xiàn)方式
5.5 存儲(chǔ)器組織
5.5.1 8位存儲(chǔ)器組織
5.5.2 16位存儲(chǔ)器組織
5.6 存儲(chǔ)空間的劃分
5.7 CMOSRAM、BIOSROM、
SHADOWRAM
5.8 存儲(chǔ)體系
習(xí)題

第6章 微型計(jì)算機(jī)輸入
和輸出技術(shù)
6.1 I/O接口概述
6.1.1 I/O接口的功能
6.1.2 I/O接口的組成
6.1.3 端口的編址方式
6.1.4 接口的分類(lèi)
6.2 I/O接口的讀寫(xiě)技術(shù)
6.2.1 IN、OUT指令
6.2.2 端口的組成
6.2.3 接口中的地址譯碼
6.2.4 端口的讀寫(xiě)控制
6.3 I/O組織
6.3.1 8位I/O組織
6.3.2 16位I/O組織
6.4 接口與主機(jī)間信息傳送的控制方式
6.4.1 程序控制方式
6.4.2 程序中斷方式
6.4.3 直接存儲(chǔ)器存取(DMA)方式
6.4.4 通道方式
6.5 開(kāi)關(guān)量輸入/輸出
6.5.1 開(kāi)關(guān)量輸出
6.5.2 開(kāi)關(guān)量輸入
習(xí)題

第7章 微型計(jì)算機(jī)的中斷系統(tǒng)
7.1 中斷系統(tǒng)的基本概念
7.1.1 中斷的基本概念
7.1.2 中斷系統(tǒng)的功能
7.1.3 中斷處理過(guò)程
7.2 8086CPU中斷系統(tǒng)
7.2.1 8086中斷的分類(lèi)
7.2.2 中斷向量表
7.2.3 8086對(duì)中斷的響應(yīng)
7.3 中斷控制器8259A
7.3.1 8259A的引腳信號(hào)
7.3.2 8259A的內(nèi)部結(jié)構(gòu)
7.3.3 8259A的工作過(guò)程
7.3.4 8259A的工作方式
7.3.5 8259A的初始化命令字和初始化編程
7.3.6 8259A的操作命令字及應(yīng)用
7.4 中斷應(yīng)用舉例
習(xí)題

第8章 可編程接口芯片
8.1 可編程并行接口芯片8255A
8.1.1 8255A的內(nèi)部結(jié)構(gòu)
8.1.2 8255A的引腳功能
8.1.3 8255A的工作方式
8.1.4 8255A的控制字
8.1.5 8255A的應(yīng)用
8.2 串行通信與串行接口
8.2.1 串行通信的方式
8.2.2 串行通信分類(lèi)
8.2.3 串行通信的速率
8.2.4 串行接口標(biāo)準(zhǔn)RS 232C
8.3 可編程串行接口8251A
8.3.1 8251A的內(nèi)部結(jié)構(gòu)
8.3.2 8251A的引腳功能
8.3.3 8251A的工作方式
8.3.4 8251A的內(nèi)部寄存器及初始化編程
8.3.5 8251A的應(yīng)用
8.4 可編程定時(shí)/計(jì)數(shù)接口芯片8254
8.4.1 8254的內(nèi)部結(jié)構(gòu)
8.4.2 8254的外部引腳
8.4.3 8254的工作方式
8.4.4 8254的控制字
8.4.5 8254的應(yīng)用
習(xí)題

第9章 DMA控制接口
9.1 DMA傳輸原理
9.1.1 DMA傳送過(guò)程
9.1.2 DMA控制器的功能
9.2 DMA控制器8237A
9.2.1 8237A的內(nèi)部結(jié)構(gòu)及引腳
9.2.2 8237A的工作方式
9.2.3 8237A的工作時(shí)序
9.2.4 8237A的寄存器結(jié)構(gòu)
9.2.5 8237A的編程及應(yīng)用
習(xí)題

第10章 模-數(shù)和數(shù)-模轉(zhuǎn)換技術(shù)
10.1 模-數(shù)轉(zhuǎn)換和數(shù)-模轉(zhuǎn)換概述
10.2 數(shù)-模（D A）轉(zhuǎn)換
10.2.1 數(shù)-模轉(zhuǎn)換的原理
10.2.2 DAC0832芯片及其應(yīng)用
10.3 模-數(shù)（A D）轉(zhuǎn)換
10.3.1 模-數(shù)轉(zhuǎn)換的原理
10.3.2 ADC0809芯片及其應(yīng)用
習(xí)題

第11章 微型計(jì)算機(jī)總線(xiàn)技術(shù)
11.1 總線(xiàn)概述
11.1.1 總線(xiàn)的性能指標(biāo)
11.1.2 總線(xiàn)的分類(lèi)
11.1.3 總線(xiàn)標(biāo)準(zhǔn)化
11.2 ISA總線(xiàn)
11.3 PCI總線(xiàn)
11.4 PCIExpress總線(xiàn)
11.5 USB
11.5.1 USB的構(gòu)成
11.5.2 USB的接口信號(hào)
11.5.3 USB的傳輸方式
11.6 SPI總線(xiàn)
11.6.1 SPI總線(xiàn)概述
11.6.2 SPI總線(xiàn)接口信號(hào)及連接
11.6.3 SPI總線(xiàn)傳輸原理
11.7 I2C總線(xiàn)
11.7.1 I2C總線(xiàn)信號(hào)及設(shè)備連接
11.7.2 I2C總線(xiàn)數(shù)據(jù)傳輸原理
習(xí)題

第12章 IA 32微型計(jì)算機(jī)系統(tǒng)
12.1 IA 32微處理器概述
12.1.1 Intel微處理器發(fā)展概述
12.1.2 典型IA 32處理器的內(nèi)部結(jié)構(gòu)
12.2 IA 32處理器的工作模式及寄存器結(jié)構(gòu)
12.2.1 IA 32處理器的工作模式
12.2.2 IA 32處理器的寄存器結(jié)構(gòu)
12.2.3 系統(tǒng)復(fù)位后寄存器的狀態(tài)
12.3 保護(hù)模式下的存儲(chǔ)管理
12.3.1 段描述符及段描述符表
12.3.2 保護(hù)方式下的IA 32處理器的地址轉(zhuǎn)換
12.4 IA 32處理器的指令系統(tǒng)
12.4.1 尋址方式
12.4.2 IA 32處理器的擴(kuò)展指令簡(jiǎn)述
12.5 IA 32處理器的外部特性、存儲(chǔ)器組織及I/O組織
12.5.1 IA 32處理器的外部特性
12.5.2 IA 32處理器的存儲(chǔ)器組織
12.5.3 IA 32處理器的I/O組織
12.6 保護(hù)模式下的異常和中斷
12.6.1 中斷與異常
12.6.2 中斷描述符
12.6.3 中斷描述符表
12.6.4 保護(hù)模式下中斷服務(wù)程序入口地址的求法
12.7 IA 32微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
12.7.1 PC/XT微型計(jì)算機(jī)結(jié)構(gòu)
12.7.2 典型32位微機(jī)系統(tǒng)結(jié)構(gòu)
習(xí)題

附錄
附錄A ASCII碼表
附錄B ASCII碼表中控制字符的含義
參考文獻(xiàn)