多處理器片上系統(tǒng)的硬件設(shè)計(jì)與工具集成
定 價(jià)：69 元
叢書(shū)名：國(guó)際信息工程先進(jìn)技術(shù)譯叢
- 作者：[德] 邁克爾·哈布納（MichaelHübner），于爾根·貝克爾（Jürgen Becker） 著；姚舜才，連曉峰 譯
- 出版時(shí)間：2016/11/1
- ISBN：9787111550075
- 出 版 社：機(jī)械工業(yè)出版社
- 中圖法分類(lèi)：TP332.021
- 頁(yè)碼：227
- 紙張：膠版紙
- 版次：1
- 開(kāi)本：16開(kāi)
本書(shū)主要講了片上多處理器（chipmultiprocessor），又稱(chēng)多核微處理器或簡(jiǎn)稱(chēng)CMP，已成為構(gòu)造現(xiàn)代高性能微處理器的重要技術(shù)途徑。片上多處理器領(lǐng)域正在蓬勃發(fā)展，具有巨大的商業(yè)和科研價(jià)值。本書(shū)共11章：第1章介紹了當(dāng)今多核片上系統(tǒng)所面臨的趨勢(shì)與挑戰(zhàn)；第2章講述了在嵌入式多處理器平臺(tái)上的驗(yàn)證和組合的問(wèn)題；第3章分析了在片上處理器系統(tǒng)中硬件支持下的有效資源利用和建議方法，這些方法用來(lái)解決合理利用并行資源的問(wèn)題；第4章闡明了在多核上的映射應(yīng)用；第5章講述了多核芯片消息傳遞的案例；第6章主要給讀者闡述了FPGA在RAMPSoC中的應(yīng)用、優(yōu)點(diǎn)和前景，以及被稱(chēng)為CAP-OS的特殊用途操作系統(tǒng)；第7章提出了一種新的綜合系統(tǒng)物理設(shè)計(jì)方法；第8章考察了低功耗系統(tǒng)級(jí)芯片的系統(tǒng)級(jí)設(shè)計(jì)；第9章深入探索了對(duì)于嵌入式應(yīng)用空間多核系統(tǒng)所提供的機(jī)遇、多核系統(tǒng)設(shè)計(jì)相關(guān)的挑戰(zhàn)以及一些創(chuàng)新的方法來(lái)應(yīng)對(duì)這些挑戰(zhàn)；第10章介紹了高性能多處理器片上系統(tǒng)作用、前景以及發(fā)展趨勢(shì)；結(jié)束全書(shū)的一章給讀者講述了一種被稱(chēng)為侵入計(jì)算的新型并行計(jì)算系統(tǒng)。
適讀人群 ：從事電子信息、微電子設(shè)計(jì)、計(jì)算機(jī)硬件設(shè)計(jì)研究工作的相關(guān)人員、科研院所研究人員
本書(shū)主要講了片上多處理器（chip multiprocessor），又稱(chēng)多核微處理器或簡(jiǎn)稱(chēng)CMP，已成為構(gòu)造現(xiàn)代高性能微處理器的重要技術(shù)途徑。片上多處理器領(lǐng)域正在蓬勃發(fā)展，具有巨大的商業(yè)和科研價(jià)值。
根據(jù)摩爾定律，可以預(yù)見(jiàn)在未來(lái)10年間半導(dǎo)體的集成密度會(huì)進(jìn)一步提高，這預(yù)示著在一片小小的芯片上將會(huì)集成數(shù)以幾十億計(jì)的晶體管。然而越來(lái)越明顯的是，使用更為深入的傳送途徑和更具實(shí)力的超標(biāo)寬流量技術(shù)來(lái)開(kāi)發(fā)這樣規(guī)模的并行指令水平已經(jīng)到達(dá)極限了，同時(shí)，對(duì)于大存儲(chǔ)量的片上閃存來(lái)說(shuō)，大部分晶體管預(yù)算也是這樣的情況。特別需要指出的是，由于散熱和高能耗問(wèn)題，使用較高的時(shí)鐘頻率來(lái)改善系統(tǒng)的性能已經(jīng)變得舉步維艱。尤其是后者（指高能耗問(wèn)題），不僅僅對(duì)于移動(dòng)系統(tǒng)和設(shè)備來(lái)說(shuō)成為了技術(shù)性的問(wèn)題，而且由高能耗造成的在預(yù)算中的顯著成本因素很快就會(huì)成為計(jì)算中心的心腹之患。由此可見(jiàn)，在任何系統(tǒng)層面，提高系統(tǒng)性能只有開(kāi)發(fā)并行計(jì)算這條路可走了。
因此，對(duì)于高性能計(jì)算系統(tǒng)、高端服務(wù)器以及嵌入式系統(tǒng)，多核架構(gòu)的大規(guī)模范式性的改變正在悄然形成。在單一芯片上集成多核可以使系統(tǒng)顯著地提高其性能，而無(wú)需提高時(shí)鐘頻率。對(duì)于同樣的性能來(lái)講，多核架構(gòu)比單核架構(gòu)有更好的“性瓦比”［性能和能耗之比，功率單位為“瓦特（簡(jiǎn)稱(chēng)瓦）”］。
在科學(xué)計(jì)算中，對(duì)于CPU（中央處理單元）時(shí)間消耗較大的場(chǎng)合，將多核技術(shù)和協(xié)處理器技術(shù)結(jié)合起來(lái)可以大大提升計(jì)算能力。同時(shí)，對(duì)于在嵌入式領(lǐng)域特殊目的的應(yīng)用，這種技術(shù)也同樣有用武之地。特別是在硬件中，通過(guò)實(shí)施其計(jì)算密集核，基于加速器的FPGA（現(xiàn)場(chǎng)可編程序門(mén)陣列）不僅僅提供了給某個(gè)應(yīng)用提速的機(jī)會(huì)，而且也適應(yīng)了該應(yīng)用的動(dòng)態(tài)行為。
本書(shū)的目的是評(píng)價(jià)在MPSoC（多處理器片上系統(tǒng)）架構(gòu)中未來(lái)的系統(tǒng)設(shè)計(jì)策略，在硬件設(shè)計(jì)和工具集成（現(xiàn)存的開(kāi)發(fā)工具）兩個(gè)方面展開(kāi)討論。當(dāng)然，在MPSoC與可重構(gòu)架構(gòu)相結(jié)合的新趨勢(shì)方面，本書(shū)也作為一個(gè)研究主題。本書(shū)主要的重點(diǎn)內(nèi)容是在系統(tǒng)架構(gòu)、設(shè)計(jì)流程、工具開(kāi)發(fā)、應(yīng)用以及系統(tǒng)設(shè)計(jì)方面。
作者衷心地感謝所有文獻(xiàn)作者及其合作者為本書(shū)最終付梓所作出的杰出貢獻(xiàn)。此外，還要感謝Springer集團(tuán)的Amanda Davis夫人、Charles Glaser先生以及Jeya Ruby女士所給予的大力支持和耐心幫助。
Michael Hübner和Jürgen Becker 于德國(guó)巴登
譯者序
原書(shū)前言
第1章多核片上系統(tǒng)介紹——趨勢(shì)與挑戰(zhàn)1
1.1從片上系統(tǒng)到多處理器片上系統(tǒng)1
1.2多處理器片上系統(tǒng)的通用架構(gòu)2
1.2.1處理單元3
1.2.2互連3
1.2.3電源管理3
1.3電源效率與適應(yīng)性4
1.4復(fù)雜性與可擴(kuò)展性5
1.5異構(gòu)與同構(gòu)方法6
1.5.1異構(gòu)多處理器片上系統(tǒng)7
1.5.2同構(gòu)多處理器片上系統(tǒng)8
1.6多變量?jī)?yōu)化10
1.6.1靜態(tài)優(yōu)化10
1.6.2動(dòng)態(tài)優(yōu)化11
1.7靜態(tài)與動(dòng)態(tài)中心化和分散方法的對(duì)比15
1.8小結(jié)16
縮略語(yǔ)17
參考文獻(xiàn)18
第1部分應(yīng)用映射與通信基礎(chǔ)設(shè)施
第2章獨(dú)立開(kāi)發(fā)、驗(yàn)證與執(zhí)行的可組合性與可預(yù)測(cè)性23
2.1簡(jiǎn)介23
2.2可組合性與可預(yù)測(cè)性25
2.2.1專(zhuān)用術(shù)語(yǔ)25
2.2.2可組合資源29
2.2.3可預(yù)測(cè)性資源32
2.2.4可組合與可預(yù)測(cè)資源33
2.3處理器芯片35
2.3.1可組合性35
2.3.2可預(yù)測(cè)性38
2.4互連38
2.4.1可組合性39
2.4.2可預(yù)測(cè)性40
2.5存儲(chǔ)芯片40
2.5.1可預(yù)測(cè)性41
2.5.2可組合性45
2.6實(shí)驗(yàn)46
2.7小結(jié)48
參考文獻(xiàn)50
第3章在片上多處理器系統(tǒng)中硬件支持下的有效資源利用53
3.1簡(jiǎn)介53
3.2學(xué)習(xí)網(wǎng)絡(luò)處理應(yīng)用55
3.2.1商用網(wǎng)絡(luò)處理器56
3.2.2網(wǎng)絡(luò)應(yīng)用實(shí)例57
3.2.3FlexPathNP方法58
3.2.4通過(guò)網(wǎng)絡(luò)處理可以在多核域中學(xué)到什么62
3.3學(xué)習(xí)高性能計(jì)算和科學(xué)計(jì)算63
3.3.1芯片上的分層多拓?fù)渚W(wǎng)絡(luò)64
3.3.2任務(wù)管理67
3.3.3同步子系統(tǒng)68
3.3.4從超級(jí)計(jì)算中可以在多核領(lǐng)域?qū)W到什么69
3.4自然界生物啟發(fā)、自組織系統(tǒng)的學(xué)習(xí)69
3.4.1自然界獨(dú)立生存體的集體行為和技術(shù)系統(tǒng)70
3.4.2自適應(yīng)IP核的技術(shù)實(shí)現(xiàn)71
3.4.3多核領(lǐng)域從自然界能夠?qū)W到什么75
3.5小結(jié)75
參考文獻(xiàn)76
第4章在多核上的映射應(yīng)用78
4.1PALLAS78
4.2驅(qū)動(dòng)應(yīng)用79
4.2.1基于內(nèi)容的圖像檢索80
4.2.2光流跟蹤81
4.2.3靜態(tài)視頻背景提取83
4.2.4自動(dòng)語(yǔ)音識(shí)別83
4.2.5壓縮傳感MRI85
4.2.6市場(chǎng)價(jià)值的風(fēng)險(xiǎn)估計(jì)計(jì)算金融86
4.2.7游戲87
4.2.8機(jī)器翻譯88
4.2.9本節(jié)小結(jié)89
4.3并行性能的觀點(diǎn)89
4.3.1不被要求的線(xiàn)性縮放90
4.3.2衡量實(shí)際的實(shí)物硬件問(wèn)題90
4.3.3考慮算法91
4.3.4歸納91
4.4模式的框架91
4.4.1應(yīng)用程序框架92
4.4.2規(guī)劃框架93
4.5小結(jié)95
4.6附錄96
4.6.1結(jié)構(gòu)模式96
4.6.2計(jì)算模式96
4.6.3并行算法策略模式96
參考文獻(xiàn)97
第5章消息傳遞給多核芯片的例子99
5.1度量標(biāo)準(zhǔn)比較的并行編程模型99
5.2對(duì)比框架100
5.3對(duì)比消息傳遞和共享內(nèi)存101
5.3.1議程并行102
5.3.2結(jié)果并行102
5.3.3專(zhuān)家并行103
5.4框架結(jié)構(gòu)的影響103
5.5討論和小結(jié)104
參考文獻(xiàn)105
第2部分多處理器系統(tǒng)的可重構(gòu)硬件
第6章適應(yīng)性多處理器片上系統(tǒng)構(gòu)建：自主系統(tǒng)設(shè)計(jì)和運(yùn)行時(shí)間支持的
新角度109
6.1簡(jiǎn)介109
6.2背景：硬件重新配置的介紹111
6.2.1時(shí)鐘重置基本概念111
6.2.2時(shí)鐘重置基本概念和配置間隔分類(lèi)113
6.3有關(guān)工作115
6.4RAMPSoC方法116
6.5RAMPSoC的硬件架構(gòu)118
6.6RAMPSoC的設(shè)計(jì)方法120
6.7CAP-OS：用于RAMPSoC配置訪(fǎng)問(wèn)端口操作系統(tǒng)123
6.8小結(jié)與展望126
參考文獻(xiàn)126
第3部分多處理器系統(tǒng)的物理設(shè)計(jì)
第7章設(shè)計(jì)工具和芯片物理設(shè)計(jì)模型131
7.1簡(jiǎn)介131
7.2MOS復(fù)雜門(mén)的應(yīng)用132
7.3減少線(xiàn)長(zhǎng)133
7.4減少功率134
7.5布局策略134
7.6一個(gè)晶體管網(wǎng)絡(luò)的布局135
7.7使用ASTRAN幫助模擬單元的合成139
7.8小結(jié)140
參考文獻(xiàn)141
第8章電源感知多核SoC芯片和NoC設(shè)計(jì)142
8.1簡(jiǎn)介142
8.2功率估算模型：從電子表格到功率狀態(tài)機(jī)145
8.2.1處理器的功耗模型147
8.2.2存儲(chǔ)功耗模型148
8.2.3片上互連的功耗模型148
8.2.4功率模型的嵌入式軟件150
8.2.5功率估算、分析和優(yōu)化工具151
8.2.6標(biāo)準(zhǔn)化和功率格式153
8.3電源管理154
8.3.1管理技術(shù)分類(lèi)155
8.3.2功率的動(dòng)態(tài)監(jiān)測(cè)和散熱管理156
8.4未來(lái)趨勢(shì)159
參考文獻(xiàn)160
第4部分多處理器系統(tǒng)的趨勢(shì)與挑戰(zhàn)
第9章嵌入式多核系統(tǒng)：設(shè)計(jì)挑戰(zhàn)與機(jī)遇167
9.1簡(jiǎn)介167
9.2“真實(shí)世界”的要求168
9.2.1恒功率持續(xù)的高性能要求168
9.2.2高級(jí)系統(tǒng)集成的需求168
9.3產(chǎn)業(yè)增長(zhǎng)的驅(qū)動(dòng)力和可持續(xù)發(fā)展的大趨勢(shì)169
9.3.1互動(dòng)世界170
9.3.2連通世界170
9.3.3安全世界170
9.4區(qū)分多核SoC特性172
9.4.1虛擬化172
9.4.2異構(gòu)多核系統(tǒng)173
9.5多核設(shè)計(jì)：關(guān)鍵因素174
9.6性能174
9.7系統(tǒng)帶寬175
9.8軟件復(fù)雜性176
9.9SoC集成176
9.9.1面積和功率177
9.9.2互連的關(guān)鍵作用178
9.9.3互連拓?fù)涞倪x擇179
9.9.4軟件180
9.9.5異構(gòu)多核180
9.10多核設(shè)計(jì)：挑戰(zhàn)與機(jī)遇181
9.10.1匯合點(diǎn)性能目標(biāo)181
9.10.2基于標(biāo)準(zhǔn)的編程模型183
9.10.3高級(jí)調(diào)試與優(yōu)化187
9.11小結(jié)187
參考文獻(xiàn)188
第10章高性能多處理器片上系統(tǒng)：面向大規(guī)模市場(chǎng)的芯片架構(gòu)189
10.1簡(jiǎn)介189
10.1.1大規(guī)模市場(chǎng)與高性能189
10.2比例形式與用戶(hù)期望192
10.2.1比例的限制193
10.3CPU的趨勢(shì)194
10.3.1功率195
10.3.2暗硅195
10.3.3如何處理暗硅198
10.4小結(jié)203
參考文獻(xiàn)204
第11章侵入計(jì)算：概述205
11.1簡(jiǎn)介205
11.1.1并行處理已經(jīng)成為主流206
11.1.2在未來(lái)2020年及以后的困難和不足208
11.1.3侵入計(jì)算的挑戰(zhàn)和原則209
11.1.4支持侵入計(jì)算的架構(gòu)挑戰(zhàn)209
11.1.5用于侵入計(jì)算支持
書(shū)單推薦
