第1章  數(shù)制與碼制
1.1 數(shù)字信號(hào)與數(shù)字電路
1.2 數(shù)制
1.3 數(shù)制轉(zhuǎn)換
1.4 編碼
1.4.1 二-十進(jìn)制代碼
1.4.2 格雷碼
1.4.3 美國(guó)信息交換標(biāo)準(zhǔn)代碼
1.4.4 二進(jìn)制原碼、反碼和補(bǔ)碼
本章小結(jié)
習(xí)題

第2章  邏輯函數(shù)及其化簡(jiǎn)
2.1 概述
2.2 基本邏輯運(yùn)算
2.2.1 三種基本邏輯運(yùn)算
2.2.2 復(fù)合邏輯運(yùn)算
2.3 邏輯函數(shù)
2.3.1 邏輯問(wèn)題的描述
2.3.2 邏輯函數(shù)相等
2.3.3 邏輯代數(shù)的常見(jiàn)公式
2.3.4 邏輯代數(shù)的基本規(guī)則
2.4 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
2.4.1 標(biāo)準(zhǔn)與或式
2.4.2 標(biāo)準(zhǔn)或與式
2.5 邏輯函數(shù)的化簡(jiǎn)方法
2.5.1 邏輯函數(shù)的公式化簡(jiǎn)法
2.5.2 卡諾圖化簡(jiǎn)法
本章小結(jié)
習(xí)題

第3章  集成邏輯門(mén)電路
3.1 概述
3.2 mos晶體管
3.2.1 mos管的分類(lèi)
3.2.2  mos管的開(kāi)關(guān)特性
3.3 cmos反相器
3.3.1 cmos反相器的結(jié)構(gòu)及工作原理
3.3.2 cmos反相器的電氣特性和參數(shù)
3.4 cmos邏輯門(mén)電路
3.4.1 cmos與非門(mén)和或非門(mén)
3.4.2 cmos傳輸門(mén)
3.4.3 三態(tài)輸出和漏極開(kāi)路輸出的cmos門(mén)電路
3.5 雙極型晶體管的開(kāi)關(guān)特性及應(yīng)用
3.5.1 雙極型二極管的開(kāi)關(guān)特性和二極管門(mén)電路
3.5.2 雙極型三極管的開(kāi)關(guān)特性和反相器電路
3.6 t1l邏輯門(mén)電路
3.6.1 肖特基晶體管
3.6.2 tyl與非門(mén)和tfl或非門(mén)
3.6.3 tfl集電極開(kāi)路門(mén)和三態(tài)輸出門(mén)
*3.6.4 bicmos門(mén)電路
*3.7 ecl邏輯門(mén)電路
本章小結(jié)
習(xí)題

第4章  組合邏輯電路
4.1 概述
4.2 組合邏輯電路的分析和設(shè)計(jì)方法
4.2.1 組合邏輯電路的分析
4.2.2 組合邏輯電路的設(shè)計(jì)
4.3 常用中規(guī)模組合模塊的功能與應(yīng)用
4.3.1 加法器
4.3.2 編碼器
4.3.3 譯碼器
4.3.4 數(shù)據(jù)選擇器
4.3.5 數(shù)值比較器
4.4 組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)
4.4.1 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及分類(lèi)
4.4.2 競(jìng)爭(zhēng)冒險(xiǎn)的判斷
4.4.3 競(jìng)爭(zhēng)冒險(xiǎn)的消除
本章小結(jié)
習(xí)題

第5章  觸發(fā)器
5.1 概述
5.2 基本rs觸發(fā)器
5.2.1 基本rs觸發(fā)器的電路組成和工作原理
5.2.2 基本rs觸發(fā)器的功能描述
5.3 同步觸發(fā)器
5.3.1 同步ks觸發(fā)器
5.3.2 同步j(luò)k觸發(fā)器
5.3.3 同步o觸發(fā)器
5.3.4 同步了觸發(fā)器
5.3.5 電子觸發(fā)方式的工作特性
5.4 主從觸發(fā)器
5.4.1 主從rs觸發(fā)器
5.4.2 主從jk觸發(fā)器
5.5 邊沿觸發(fā)器
5.5.1 維持-阻塞觸發(fā)器
5.5.2 下降沿觸發(fā)的邊沿觸發(fā)器
5.5.3 cmos傳輸門(mén)構(gòu)成的邊沿觸發(fā)器
5.6 觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的轉(zhuǎn)換
本章小結(jié)
習(xí)題

第6章  時(shí)序邏輯電路
6.1 概述
6.1.1 時(shí)序邏輯電路特點(diǎn)及組成
6.1.2 時(shí)序邏輯電路分類(lèi)
6.1.3 時(shí)序邏輯電路的表示方法
6.2 時(shí)序邏輯電路的分析和設(shè)計(jì)方法
6.2.1 時(shí)序邏輯電路分析
6.2.2 時(shí)序邏輯電路設(shè)計(jì)
6.3 常用時(shí)序邏輯電路
6.3.1 計(jì)數(shù)器
6.3.2 寄存器和移位寄存器
6.3.3 序列信號(hào)發(fā)生器
本章小結(jié)
習(xí)題

第7章  半導(dǎo)體存儲(chǔ)器
7.1 概述
7.2 半導(dǎo)體存儲(chǔ)器基礎(chǔ)
7.2.1 半導(dǎo)體存儲(chǔ)器的分類(lèi)
7.2.2 半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)
7.3 只讀存儲(chǔ)器（rom）
7.3.1 固定rom
7.3.2 可編程rom
7.3.3 rom的應(yīng)用
7.4 隨機(jī)存取存儲(chǔ)器（ram）
7.4.1 ram的結(jié)構(gòu)
7.4.2  ram的存儲(chǔ)單元
7.4.3 ram集成芯片intel2114
7.5 存儲(chǔ)容量的擴(kuò)展
7.5.1 位擴(kuò)展
7.5.2 字?jǐn)U展
7.5.3 字和位擴(kuò)展
本章小結(jié)
習(xí)題

第8章  可編程邏輯器件
8.1 可編程邏輯器件（pld）概述
8.1.1 可編程asic簡(jiǎn)介
8.1.2 pld的發(fā)展和分類(lèi)
8.2 pld的基本結(jié)構(gòu)
8.2.1 可編程陣列
8.2.2 宏單元
8.2.3 簡(jiǎn)單可編程邏輯器件（spld）
8.2.4 復(fù)雜可編程邏輯器件（cpld）
8.3 現(xiàn)場(chǎng)可編程門(mén)陣列（fpga）
8.3.1  fpga的基本結(jié)構(gòu)
8.3.2 編程數(shù)據(jù)的裝載
8.3.3  fpga和cpld的比較
8.4 在系統(tǒng)可編程（isp）
8.4.1  isplsll032的結(jié)構(gòu)
8.4.2 編程原理
8.5 pix）的開(kāi)發(fā)
8.5.1 開(kāi)發(fā)軟件和具體設(shè)計(jì)步驟
8.5.2  vhdl文本方式設(shè)計(jì)
本章小結(jié)
習(xí)題

第9章  脈沖波形的產(chǎn)生和整形
9.1 概述
9.1.1 脈沖信號(hào)
9.1.2 脈沖電路
9.2.1 施密特觸發(fā)器
9.2.2 單穩(wěn)態(tài)觸發(fā)器
9.2.3 多諧振蕩器
9.3 555定時(shí)器及其應(yīng)用
9.3.1 555定時(shí)器的電路結(jié)構(gòu)
9.3.2 用555定時(shí)器構(gòu)成施密特觸發(fā)器
9.3.3 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器
9.3.4 用555定時(shí)器構(gòu)成多諧振蕩器
本章小結(jié)
習(xí)題

第10章  數(shù)模和模數(shù)轉(zhuǎn)換器
10.1 概述
10.2  A／D轉(zhuǎn)換器
10.2.1  A／D轉(zhuǎn)換器的工作原理
10.2.2  A／D轉(zhuǎn)換器的主要類(lèi)型和電路特點(diǎn)
10.2.3  A／D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
10.3 d／A轉(zhuǎn)換器
10.3.1  D／A轉(zhuǎn)換器的工作原理
10.3.2  D／A轉(zhuǎn)換器的主要類(lèi)型和電路特點(diǎn)
10.3.3  D／A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
10.4  A／D轉(zhuǎn)換器和D／A轉(zhuǎn)換器的主要應(yīng)用
10.4.1 數(shù)字處理系統(tǒng)
10.4.2 數(shù)據(jù)傳輸系統(tǒng)
本章小結(jié)
習(xí)題
參考文獻(xiàn)