EDA技術(shù)基礎(chǔ)（第2版）（高等院校電子信息應(yīng)用型規(guī)劃教材）
定 價(jià)：35 元
叢書名：高等院校電子信息應(yīng)用型規(guī)劃教材
- 作者：焦素敏 主編
- 出版時(shí)間：2014/8/1
- ISBN：9787302354765
- 出 版 社：清華大學(xué)出版社
- 中圖法分類：TN702.2
- 頁碼：268
- 紙張：膠版紙
- 版次：2
- 開本：16開
《EDA技術(shù)基礎(chǔ)(第2版)》從EDA技術(shù)的應(yīng)用與實(shí)踐角度出發(fā)，簡明而系統(tǒng)地介紹了EDA技術(shù)的設(shè)計(jì)載體(可編程邏輯器件)、設(shè)計(jì)語言(VHDL)和設(shè)計(jì)軟件(QuartusⅡ)。本書設(shè)置了EDA技術(shù)基礎(chǔ)知識(shí)、VHDL硬件描述語言、QuartusⅡ軟件的應(yīng)用、常用電路的VHDL設(shè)計(jì)實(shí)例和EDA設(shè)計(jì)綜合訓(xùn)練5個(gè)模塊，其中包含8個(gè)任務(wù)，部分任務(wù)又分解成若干個(gè)子任務(wù)。
本書可作為電子信息、通信、自動(dòng)化、計(jì)算機(jī)等相關(guān)專業(yè)的教材及社會(huì)相關(guān)技術(shù)的培訓(xùn)教材，也可作為相關(guān)學(xué)科工程技術(shù)人員的參考書，還可作為電子產(chǎn)品制作、科技創(chuàng)新實(shí)踐、EDA課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)等實(shí)踐活動(dòng)的參考書。河南工業(yè)大學(xué)焦素敏擔(dān)任本書主編。
EDA技術(shù)是現(xiàn)代電子技術(shù)的發(fā)展方向，是目前本科和高職高專院校電子信息類專業(yè)的一門必修課程。它是以可編程邏輯器件CPLD/FPGA為載體，以計(jì)算機(jī)為工作平臺(tái)，以EDA工具軟件為開發(fā)環(huán)境，以硬件描述語言HDL作為電子系統(tǒng)功能描述的主要方式，以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。
本書是在原“十一五”國家級(jí)規(guī)劃教材《EDA技術(shù)基礎(chǔ)》的基礎(chǔ)上，根據(jù)“十二五”教材申報(bào)的指導(dǎo)性意見，為滿足現(xiàn)階段高職高專的教學(xué)需求而改編的。新版教材根據(jù)高職高專的教學(xué)特點(diǎn)及第一版用書的反饋意見，以跟蹤新技術(shù)、強(qiáng)化能力、重在應(yīng)用為指導(dǎo)思想進(jìn)行修訂，課程內(nèi)容采用模塊化和任務(wù)驅(qū)動(dòng)式方法進(jìn)行組織和編寫，其特點(diǎn)主要體現(xiàn)在以下幾個(gè)方面。
（1） 圍繞能力本位教育理念，采用模塊化和任務(wù)驅(qū)動(dòng)式教學(xué)方法構(gòu)建教學(xué)內(nèi)容，設(shè)置EDA技術(shù)基礎(chǔ)知識(shí)、VHDL硬件描述語言、Quartus Ⅱ軟件的應(yīng)用、常用電路的VHDL設(shè)計(jì)實(shí)例和EDA設(shè)計(jì)綜合訓(xùn)練5個(gè)學(xué)習(xí)模塊，其中又分為17個(gè)任務(wù)及子任務(wù)進(jìn)行驅(qū)動(dòng)。任務(wù)設(shè)計(jì)了知識(shí)準(zhǔn)備—案例示范—任務(wù)引入—設(shè)計(jì)實(shí)現(xiàn)—總結(jié)分析—技能訓(xùn)練和綜合訓(xùn)練等教學(xué)環(huán)節(jié)，從而體現(xiàn)“教、學(xué)、做”一體化特點(diǎn)，以實(shí)踐問題解決為紐帶，實(shí)現(xiàn)知識(shí)、技能以及職業(yè)素養(yǎng)的有機(jī)整合，滿足培養(yǎng)高技能應(yīng)用型人才的需求。
（2） 教材注重實(shí)踐，提倡“做中學(xué)，學(xué)中做”，以任務(wù)驅(qū)動(dòng)教學(xué)。首先從學(xué)生感興趣的任務(wù)引入開始，要求學(xué)生對(duì)任務(wù)分析、語言或圖形描述、設(shè)計(jì)輸入、編譯仿真和硬件驗(yàn)證5個(gè)方面開放學(xué)習(xí)，引導(dǎo)學(xué)生掌握相應(yīng)知識(shí)要點(diǎn)和操作技能。
（3） 教材內(nèi)容編排由淺入深，由易到難，簡明扼要，圖文并用，實(shí)例豐富。每個(gè)模塊或任務(wù)均對(duì)職業(yè)崗位所需的知識(shí)和能力目標(biāo)進(jìn)行恰當(dāng)設(shè)計(jì)，以典型項(xiàng)目導(dǎo)入，包括任務(wù)引入、知識(shí)準(zhǔn)備、任務(wù)實(shí)施、拓展訓(xùn)練等。變被動(dòng)學(xué)習(xí)為主動(dòng)學(xué)習(xí)，把職業(yè)能力的培養(yǎng)融匯于教材之中。
（4） 教材以可編程邏輯器件基本知識(shí)、EDA工具軟件和實(shí)驗(yàn)開發(fā)系統(tǒng)的使用、VHDL語言知識(shí)及編程能力等基本知識(shí)、基本技能為重點(diǎn)，使理論指導(dǎo)實(shí)踐，通過實(shí)踐再加強(qiáng)理論，最終突出技能訓(xùn)練。教材內(nèi)容緊緊圍繞EDA技術(shù)入門級(jí)知識(shí)、EDA軟件的使用方法、VHDL語言要素及語句、VHDL程序分析技能實(shí)訓(xùn)、簡單設(shè)計(jì)技能實(shí)訓(xùn)、綜合實(shí)訓(xùn)、現(xiàn)場(chǎng)實(shí)訓(xùn)7個(gè)教學(xué)環(huán)節(jié)進(jìn)行組織。
河南工業(yè)大學(xué)焦素敏擔(dān)任本書主編，并承擔(dān)了任務(wù)1~6以及任務(wù)8的撰寫工作。河南職業(yè)技術(shù)學(xué)院李永星參加了任務(wù)7和附錄的編寫。改編過程中，鄭州威科姆科技股份有限公司副研究員張永強(qiáng)給出了一些指導(dǎo)性意見。本書還參考了許多學(xué)者和專家的著作及研究成果，在此謹(jǐn)向他們表示誠摯謝意。
由于作者水平有限，書中難免存在不足之處，敬請(qǐng)讀者批評(píng)指正，有意見或建議請(qǐng)發(fā)E-mail至jiaosumin@163.com。
編者
2014年1月
模塊一 EDA 技術(shù)基礎(chǔ)知識(shí) 任務(wù)1 了解EDA 技術(shù) 1.1 什么是EDA 技術(shù) 1.1.1 案例引入 1.1.2 分析說明 1.1.3 EDA 技術(shù)的重要性 1.2 ED 模塊一 EDA 技術(shù)基礎(chǔ)知識(shí) 任務(wù)1 了解EDA 技術(shù) 1.1 什么是EDA 技術(shù) 1.1.1 案例引入 1.1.2 分析說明 1.1.3 EDA 技術(shù)的重要性 1.2 EDA 技術(shù)的知識(shí)體系 1.2.1 可編程邏輯器件 1.2.2 硬件描述語言HDL 1.2.3 EDA 工具軟件 1.3 EDA 技術(shù)的特點(diǎn)和發(fā)展趨勢(shì) 1.3.1 EDA 技術(shù)的主要特點(diǎn) 1.3.2 EDA 技術(shù)的發(fā)展趨勢(shì) 1.4 小結(jié) 1.5 思考題 任務(wù)2 了解EDA 技術(shù)的設(shè)計(jì)載體——可編程邏輯器件 2.1 可編程邏輯器件概述 2.1.1 可編程邏輯器件的發(fā)展歷程 2.1.2 可編程邏輯器件的分類 2.1.3 基本結(jié)構(gòu)和編程原理 2.1.4 PLD 邏輯符號(hào)的畫法和約定 2.2 簡單PLD 2.2.1 PAL 2.2.2 GAL 2.3 CPLD和FPGA 2.3.1 CPLD 的基本結(jié)構(gòu) 2.3.2 FPGA 的基本結(jié)構(gòu) 2.3.3 Altera 公司器件介紹 2.3.4 FPGA 和CPLD 的選用 2.4 ispGDS 介紹 2.4.1 ispGDS 的原理與結(jié)構(gòu) 2.4.2 ispGDS 的使用 2.5 CPLD 和FPGA 的編程與配置方法 2.5.1 CPLD 的ISP 方式編程 2.5.2 使用PC 并行口配置FPGA 2.5.3 用專用配置器件配置FPGA 2.5.4 使用單片機(jī)配置FPGA 2.6 小結(jié) 2.7 思考題 任務(wù)3 初探EDA技術(shù) 3.1 知識(shí)準(zhǔn)備1——EDA 設(shè)計(jì)流程 3.1.1 設(shè)計(jì)輸入 3.1.2 設(shè)計(jì)實(shí)現(xiàn) 3.1.3 設(shè)計(jì)仿真 3.1.4 編程或配置 3.2 知識(shí)準(zhǔn)備2——Quartus Ⅱ的圖形界面 3.2.1 工程導(dǎo)航區(qū) 3.2.2 狀態(tài)區(qū) 3.2.3 信息區(qū) 3.2.4 工作區(qū) 3.2.5 快捷工具條 3.3 實(shí)例引導(dǎo)——一位全加器的原理圖輸入設(shè)計(jì) 3.3.1 任務(wù)引入與分析 3.3.2 創(chuàng)建工程設(shè)計(jì)項(xiàng)目 3.3.3 編輯設(shè)計(jì)原理圖 3.3.4 設(shè)計(jì)編譯與仿真 3.3.5 引腳鎖定與編程下載 3.4 小結(jié) 3.5 思考題 3.6 引導(dǎo)訓(xùn)練——用層次化方法設(shè)計(jì)1位全加器 3.7 技能實(shí)訓(xùn)——用原理圖輸入法設(shè)計(jì)4位全加器模塊二 VHDL 硬件描述語言 任務(wù)4 了解VHDL 程序結(jié)構(gòu)及語言要素 4.1 VHDL 程序結(jié)構(gòu) 4.1.1 VHDL 程序結(jié)構(gòu)及實(shí)例說明 4.1.2 實(shí)體（ENTITY）部分說明 4.1.3 結(jié)構(gòu)體（ARCHITECTURE）部分說明 4.1.4 庫（LIBRARY）部分說明 4.1.5 程序包（PACKAGE）部分說明 4.1.6 配置（CONFIGURATION）部分說明 4.2 VHDL語言要素 4.2.1 文字規(guī)則 4.2.2 數(shù)據(jù)對(duì)象 4.2.3 數(shù)據(jù)類型 4.2.4 類型轉(zhuǎn)換 4.2.5 操作符 4.3 小結(jié) 4.4 思考題 任務(wù)5 學(xué)習(xí)掌握VHDL 語句 5.1 VHDL 順序語句 5.1.1 IF 語句 5.1.2 CASE 語句 5.1.3 LOOP 語句 5.1.4 NEXT 語句 5.1.5 EXIT 語句 5.1.6 WAIT 等待語句 5.1.7 RETURN 返回語句 5.1.8 NULL 空操作語句 5.2 VHDL 并行語句 5.2.1 PROCESS 進(jìn)程語句 5.2.2 并行信號(hào)賦值語句 5.2.3 BLOCK 塊語句 5.2.4 元件例化語句 5.2.5 GENERATE 生成語句 5.3 其他語句 5.3.1 子程序及子程序調(diào)用語句 5.3.2 ASSERT 斷言語句 5.3.3 REPORT 報(bào)告語句 5.3.4 屬性語句 5.4 小結(jié) 5.5 思考題模塊三 Quartus Ⅱ軟件的應(yīng)用 任務(wù)6 掌握Quartus Ⅱ的多種應(yīng)用 6.1 文本編輯輸入法設(shè)計(jì)向?qū)А?jì)數(shù)器設(shè)計(jì) 6.1.1 編輯設(shè)計(jì)文件 6.1.2 創(chuàng)建工程 6.1.3 編譯 6.1.4 時(shí)序仿真 6.1.5 引腳鎖定與下載 6.2 應(yīng)用宏功能的原理圖設(shè)計(jì) 6.2.1 計(jì)數(shù)器設(shè)計(jì) 6.2.2 頻率計(jì)主體電路設(shè)計(jì) 6.2.3 時(shí)序控制電路的設(shè)計(jì) 6.2.4 頂層電路設(shè)計(jì) 6.2.5 引腳鎖定和下載 6.3 層次電路設(shè)計(jì) 6.3.1 頂層文件設(shè)計(jì) 6.3.2 創(chuàng)建各模塊的下層設(shè)計(jì)文件 6.3.3 設(shè)計(jì)項(xiàng)目的編譯仿真 6.3.4 層次顯示 6.4 技能實(shí)訓(xùn) 6.4.1 計(jì)數(shù)譯碼器的文本輸入層次化設(shè)計(jì) 6.4.2 2位十進(jìn)制計(jì)數(shù)譯碼器的宏函數(shù)調(diào)用設(shè)計(jì) 6.4.3 2位十進(jìn)制頻率計(jì)的宏函數(shù)調(diào)用與層次設(shè)計(jì)綜合實(shí)訓(xùn)模塊四 常用電路的VHDL設(shè)計(jì)實(shí)例 任務(wù)7 學(xué)習(xí)常用電路的VHDL描述方法 7.1 組合邏輯電路設(shè)計(jì) 7.1.1 任務(wù)引入與分析 7.1.2 任務(wù)實(shí)施 7.1.3 拓展與訓(xùn)練 7.2 時(shí)序電路邏輯設(shè)計(jì) 7.2.1 任務(wù)引入與分析 7.2.2 任務(wù)實(shí)施 7.2.3 拓展與訓(xùn)練 7.3 狀態(tài)機(jī)設(shè)計(jì) 7.3.1 任務(wù)引入與分析 7.3.2 任務(wù)實(shí)施 7.3.3 拓展與訓(xùn)練 7.4 存儲(chǔ)器設(shè)計(jì) 7.4.1 任務(wù)引入與分析 7.4.2 任務(wù)實(shí)施 7.4.3 拓展與訓(xùn)練 7.5 特色實(shí)用電路設(shè)計(jì) 7.5.1 任務(wù)引入與分析 7.5.2 任務(wù)實(shí)施 7.5.3 拓展與訓(xùn)練 7.6 小結(jié) 7.7 思考題 7.8 技能實(shí)訓(xùn) 7.8.1 計(jì)數(shù)器的設(shè)計(jì) 7.8.2 簡易彩燈控制器設(shè)計(jì)模塊五 EDA設(shè)計(jì)綜合訓(xùn)練 任務(wù)8 EDA技能綜合提高 8.1 數(shù)字鐘的設(shè)計(jì) 8.1.1 任務(wù)引入與分析——數(shù)字鐘的設(shè)計(jì)要求 8.1.2 任務(wù)實(shí)施方案 8.1.3 數(shù)字鐘各模塊的VHDL源程序設(shè)計(jì) 8.2 智力競(jìng)賽搶答器 8.2.1 任務(wù)引入與分析——搶答器的設(shè)計(jì)要求 8.2.2 任務(wù)實(shí)施方案 8.2.3 搶答器的VHDL源程序設(shè)計(jì) 8.3 交通燈的控制器設(shè)計(jì) 8.3.1 任務(wù)引入與分析——交通燈控制器的設(shè)計(jì)要求 8.3.2 任務(wù)實(shí)施方案 8.3.3 交通燈控制器的VHDL源程序設(shè)計(jì) 8.3.4 調(diào)試仿真與驗(yàn)證 8.4 8路彩燈控制器設(shè)計(jì) 8.4.1 任務(wù)引入與分析——8路彩燈控制器的設(shè)計(jì)要求 8.4.2 任務(wù)實(shí)施方案 8.4.3 各模塊的VHDL源程序設(shè)計(jì) 8.4.4 仿真與調(diào)試 8.5 簡易數(shù)字頻率計(jì)設(shè)計(jì) 8.5.1 任務(wù)引入與分析——頻率計(jì)的設(shè)計(jì)要求 8.5.2 任務(wù)實(shí)施方案 8.5.3 各模塊的VHDL源程序設(shè)計(jì) 8.6 “梁�！睒非葑嚯娐吩O(shè)計(jì) 8.6.1 任務(wù)引入與分析 8.6.2 任務(wù)實(shí)施方案 8.6.3 各模塊的VHDL源程序設(shè)計(jì) 8.6.4 調(diào)試與實(shí)現(xiàn) 8.7 綜合訓(xùn)練題附錄 GW48系列EDA實(shí)驗(yàn)開發(fā)系統(tǒng)使用說明參考文獻(xiàn)
書單推薦
